[发明专利]一种防穿通逻辑电路

权利要求书

1.一种防穿通逻辑电路，其特征在于：分为高压侧防穿通电路和低压侧防穿通电路，低压侧防穿通电路的输出信号NG实时传递到高压侧防穿通电路中，同时高压侧防穿通电路的输出信号PG实时传递到低压侧防穿通电路中。

2.根据权利要求1所述的一种防穿通逻辑电路，其特征在于：所述高压侧防穿通电路包括场效应管MP1、MP2、MN1，电阻R1，齐纳管D1，反相器INV1、INV2、INV3，以及与非门NAND1；其中，电阻R1一端与电源VDD连接，另一端与场效应管MP1的源极连接，场效应管MP1的栅极接入控制信号HIN，场效应管MP1的漏极与场效应管MP2的源极连接，场效应管MP2的栅极接入相对电源轨RAIL_H，场效应管MP2的漏极与场效应管MN1的漏极连接，场效应管MN1的源极接地，场效应管MN1的栅极接入低压侧防穿通电路的输出信号NG，齐纳管D1的负极与电源VDD连接，正极和与非门NAND1的第一输入端连接，其中，与非门NAND1的第一输入端与场效应管MP1漏极和场效应管MP2源极的连接线的交点定义为A点，反相器INV1的输入端接入控制信号HIN，反相器INV1输出端和与非门NAND1的第二输入端连接，与非门NAND1的输出端与反相器INV2的输入端连接，反相器INV2的输出端与反相器INV3的输入端连接，反相器INV3的输出端输出高压侧防穿通电路的输出信号PG。

3.根据权利要求1所述的一种防穿通逻辑电路，其特征在于：所述低压侧防穿通电路包括场效应管MP3、MN2、MN3，电阻R2，齐纳管D2，反相器INV4、INV5、INV6，以及或非门NOR1；其中，电阻R2一端接地，另一端与场效应管MN3的源极连接，场效应管MN3的栅极接入控制信号LIN，场效应管MN3的漏极与场效应管MN2的源极连接，场效应管MN2的栅极接入相对电源轨RAIL_L，场效应管MN2的漏极与场效应管MP3的漏极连接，场效应管的MP3的源极与电源VDD连接，场效应管MP3的栅极接入高压侧防穿通电路的输出信号PG，齐纳管D2的负极与或非门NOR1的第一输入端连接，其中，或非门的第一输入端与场效应管MN2源极和场效应管MN3漏极的连接线的交点定义为B点，齐纳管D2正极接地，反相器INV4的输入端接入控制信号LIN，反相器INV4输出端与或非门NOR1的第二输入端连接，或非门NOR1的输出端与反相器INV5的输入端连接，反相器INV5的输出端与反相器INV6的输入端连接，反相器INV6的输出端输出低压侧防穿通电路的输出信号NG。

4.根据权利要求1～3中任意一项所述的一种防穿通逻辑电路，其特征在于：高压侧防穿通电路输出低电平的条件为：低压侧防穿通电路的输出信号NG为低电平，控制信号HIN为低电平，以及A点电位为高电平，使得与非门NAND1的输出为低电平。

5.根据权利要求1～3中任意一项所述的一种防穿通逻辑电路，其特征在于：低压侧防穿通电路输出高电平的条件为：高压侧防穿通电路的输出信号PG为高电平，控制信号LIN为高电平，以及B点电位为低电平，使得或非门NOR1的输出为高电平。