[发明专利]预取指令的方法、信息处理装置、设备及存储介质

说明书

本公开的各个方面涉及一种预取指令的方法、信息处理装置、设备以及存储介质。本公开的各个方面中预取指令的方法，包括：接收第一指令；对第一指令进行译码，确定第一指令为预取指令，并获取第一指令中的预取地址信息；基于预取地址信息，对预取地址进行预取操作。

技术领域

本公开涉及一种预取指令方法以及信息处理装置。

背景技术

在相关的中央处理单元(central processing unit，CPU)架构中，程序指令与数据可以保存在动态随机存取存储器(Dynamic Random Access Memory，DRAM)中。

发明内容

本公开的实施例提供了一种实现在计算机中的预取指令的方法和信息处理装置，以解决现有技术中处理器在调取指令时因缓存未命中而导致的流水线时延增加的问题。

本公开的至少一个方面提供了一种预取指令的方法，包括：接收第一指令；对所述第一指令进行译码，确定所述第一指令为预取指令，并获取所述第一指令中的预取地址信息；基于所述预取地址信息，对预取地址进行预取操作。

在一个实施例中，该方法还包括：响应于所述第一指令为预取指令，在退休单元中标记所述第一指令已执行完成。

在一个实施例中，所述第一指令包含在第一指令组中，所述方法还包括：所述第一指令插入在所述第一指令组中的位置基于所述第一指令组的大小和第一级缓存存储器的容量之间的关系确定。

在一个实施例中，所述第一指令包含在第一指令组中，所述方法还包括：所述第一指令插入在所述第一指令组中的任意位置。

在一个实施例中，基于所述预取地址信息，对所述预取地址进行预取操作还包括：在所述第一指令组执行完毕之前，将所述预取地址预取到第一级缓存存储器中。

在一个实施例中，基于所述预取地址信息，对所述预取地址进行预取操作还包括：在所述第一指令组执行完毕之后，将所述预取地址预取到第一级缓存存储器中。

在一个实施例中，所述预取地址信息是所预取的指令的绝对地址或指示所述所预取的指令的绝对地址的相对地址。

在一个实施例中，基于所述预取地址信息，对所述预取地址进行预取操作还包括：基于所述预取地址信息获取所预取的指令的虚拟地址，并将所述虚拟地址发送到指令快表单元，其中：响应于所述预取地址信息是所述所预取的指令的绝对地址，将所述绝对地址作为所述所预取的指令的虚拟地址发送到所述指令快表单元；或响应于所述预取地址信息是指示所述所预取的指令的绝对地址的相对地址，将所述预取指令的虚拟地址与所述相对地址相加以得到所预取的指令的虚拟地址，并将所述所预取的指令的虚拟地址发送到所述指令快表单元。

在一个实施例中，基于所述预取地址信息，对所述预取地址进行预取操作还包括：在将所述所预取的指令的虚拟地址发送到指令快表单元之后，将所述所预取的指令的虚拟地址转换为物理地址，并将所述物理地址发送到第一级缓存存储器，其中：响应于所述所预取的指令的虚拟地址存在于所述指令快表单元中，获取与所述所预取的指令的虚拟地址对应的物理地址；响应于所述所预取的指令的虚拟地址不存在于所述指令快表单元中，向快表地址缺失状态跟踪寄存器发送地址转换请求，基于所述地址转换请求向页表单元获取与所述所预取的指令的虚拟地址对应的所述物理地址，并将获取的所述物理地址返回所述指令快表单元；以及响应于所述所预取的指令的虚拟地址不存在于所述页表单元中，结束所述预取操作。

在一个实施例中，基于所述预取地址信息，对所述预取地址进行预取操作还包括：确定所述物理地址所对应的指令数据是否在第一级缓存存储器中，其中：响应于所述物理地址所对应的指令数据在所述第一级缓存存储器中，结束所述预取操作；响应于所述物理地址所对应的指令数据不在所述第一级缓存存储器中，经由指令地址缺失状态跟踪寄存器向下级缓存存储器或内存获取所述物理地址所对应的指令数据，并将所预取的指令数据返回到所述第一级缓存存储器中，结束所述预取操作。