[发明专利]一种适用于FPGA的干扰检测方法

说明书

本发明属于通信技术领域，具体的说是一种适用于FPGA的干扰检测方法。本发明结合FPGA流水线处理的优势，解决了基于迭代思想的干扰检测算法不利于FPGA实现的问题，本发明提供的方法不再需要进行迭代，只需遍历一次初始干扰数据集合即可确定干扰检测门限，避免了FPGA实现时每次迭代需遍历所有干扰数据集合的复杂控制逻辑，降低了处理延时和缓存消耗。

技术领域

本发明属于通信技术领域，具体的说是一种适用于FPGA的干扰检测方法。

背景技术

近年来，在万物互联的应用需求推动下，无线通信技术迅猛发展，与之伴随的电磁环境也日益复杂，给信息传输的可靠性和有效性带来了前所未有的挑战。其中，人为恶意干扰信号往往功率较大，形成了对通信信号的功率压制，严重破坏系统传输性能。除“硬抗”干扰以外，通信系统的抗干扰手段都以干扰信号检测为基础，在检测得到时域干扰或频域干扰的位置后，可对通信波形进行重构，使之避开干扰，或采用干扰抑制技术提升通信系统的抗干扰性能。

干扰检测技术包括干扰信号存在性检测和干扰信号在时域或频域上的位置检测，前者是一种二元假设检验问题，用于判断被检信号中是否存在干扰；而后者主要依赖于能量检测(Energy Detection，ED)算法，该算法简单，不需要干扰信号的先验信息，并且对未知信道和衰落具有鲁棒性，但传统的ED算法需要准确获得噪声功率，对噪声较为敏感。为了克服此缺点，连续均值去除(Consecutive Mean Excision，CME)和前向连续均值去除(Forward Consecutive Mean Excision，FCME)算法被相继提出，两种算法均基于迭代的思想，对噪声不再敏感，前者将所有频点作为初始无干扰频点，经过反复迭代从无干扰频点集合中去除干扰频点(Henttu P,Aromaa S.Consecutive mean excision algorithm[C].IEEE International Symposium on Spread Spectrum Techniques and Application,Prague,Czech Republic,2002:450–454)；后者将幅值最小的一部分频点作为初始无干扰频点，经过反复迭代从干扰频点集合中去除无干扰频点(Saarnisaari H,HenttuP.Impulse detection and rejection methods for radio systems[C].IEEE MilitaryCommunications Conference,Boston,USA,2003:1126-1131)。干扰检测门限是算法的关键输出，由迭代结束得到的无干扰频点集合决定，检测门限可将采样带宽内的频点划分为无干扰频点集合和干扰频点集合，进一步可估计出噪声功率、干扰功率等参数用于干扰抑制。

干扰检测需要满足高实时性和强稳定性，而现场可编程逻辑门阵列(FieldProgrammable Gate Array，FPGA)具有高性能、低延时、低功耗、可编程的特点，常被应用于通信领域中的数字信号处理，因而可用于干扰信号检测算法的落地(Rodriguez J J,MoureM J.Features,design tools,and application domains of FPGAs[J].IEEETransactions on Industrial Electronics,2007,54(4):1810-1823)。在FPGA中实现上述迭代算法时，需要利用随机存取存储器(Random Access Memory，RAM)不断地读写每次迭代得到的无干扰频点数据，并反复调用累加器、除法器、比较器计算迭代门限，进一步调整干扰频点与无干扰频点集合，迭代结束后得到算法输出的干扰检测门限。

因此，在FPGA中采用CME或FCME算法得到干扰检测门限的方法，面临着迭代运算带来的大量处理延时、复杂控制逻辑和额外缓存消耗等问题。

发明内容

针对上述问题，本发明提出了一种适用于FPGA的干扰检测方法，该方法不再需要进行迭代，能够利用FPGA的流水线处理优势快速确定干扰检测门限进行干扰检测。

本发明的技术方案是：