[发明专利]多层印制电路板

说明书

本申请提供一种多层印制电路板，该多层印制电路板包括沿第一方向依次层叠设置的第一单端走线层和n层参考层，n为大于1的正整数；第一单端走线层包括多条单端走线，在多条单端走线中，至少一条单端走线为加宽走线；靠近第一单端走线层的前m层参考层上设置有至少一个通孔组，通孔组包括多个通孔，各通孔贯穿靠近第一单端走线层的前m层参考层，m为小于n的正整数；通孔组与加宽走线一一对应，通孔组用于使对应通孔组的加宽走线透过该通孔组参考第m+1层参考层，以升高加宽走线的特性阻抗。该多层印制电路板在保证单端走线的特性阻抗与目标阻抗相匹配的情况下，对宽度较小的单端走线进行加宽处理，以增加单端走线信号传输的质量的目的。

技术领域

本申请实施例涉及电路板技术领域，尤其涉及一种多层印制电路板。

背景技术

印制电路板(Printed circuit board，简称为PCB)是电子工业的重要部件之一。几乎每种电子设备，小到电子手表、计算器，大到计算机、通信电子设备、军用武器系统，只要有集成电路等电子元件，为了使各个元件之间的电气互连，都要使用印制电路板。

印制电路板包括单面印制电路板、双面印制电路板以及多层印制电路板。在相关技术中，具有单端走线的多层印制电路板包括多层单端走线层以及多层参考层，每个单端走线层均对应一个参考层，相对应的单端走线层与参考层相邻，且相对应的单端走线层与参考层之间设置有绝缘介质层。具有单端走线的多层印制电路板在设计时，为了使单端走线的特性阻抗与目标阻抗(与单端走线连接的芯片的协议阻抗)匹配，部分单端走线的线宽较小，但是单端走线的线宽较小时，其载流能力较差，影响单端走线信号传输的质量。

发明内容

本申请实施例提供一种多层印制电路板，用以解决部分单端走线由于线宽较小，影响单端走线信号传输的质量的技术问题。

本申请实施例为解决上述技术问题提供如下技术方案：

本申请实施例提供了一种多层印制电路板，包括沿第一方向依次层叠设置的第一单端走线层和n层参考层，n为大于1的正整数，所述参考层为实铜层；

所述第一单端走线层包括多条单端走线，在多条所述单端走线中，至少一条所述单端走线为加宽走线；

靠近所述第一单端走线层的前m层参考层上设置有至少一个通孔组，所述通孔组包括多个通孔，各所述通孔贯穿靠近所述第一单端走线层的前m层参考层，m为小于n的正整数；

所述通孔组与所述加宽走线一一对应，所述通孔组用于使对应所述通孔组的所述加宽走线透过该通孔组参考第m+1层参考层，以升高所述加宽走线的特性阻抗。

本申请实施例的有益效果：本申请实施例提供的多层印制电路板对单端走线层中至少部分宽度较小的单端走线进行加宽处理，即对本申请实施例的第一单端走线层的至少一条单端走线进行加宽处理以形成加宽走线，在参考层不变的情况下，加宽走线加宽处理后，其特性阻抗减小，为了使加宽走线加宽后，其特性阻抗与目标阻抗匹配，本申请实施例在靠近第一单端走线层的前m层参考层上设置与加宽走线对应的通孔组，以使加宽走线透过通孔组参考第m+1层参考层，从而使得加宽走线与参考层之间的电容减小，加宽走线与参考层之间的电容减小使得加宽走线的特性阻抗升高，为了使加宽走线的特性阻抗与目标阻抗匹配，需要增加加宽走线的宽度以降低加宽走线的特性阻抗，从而实现了在保证单端走线的特性阻抗与目标阻抗相匹配的情况下，对宽度较小的单端走线进行加宽处理，以增加单端走线信号传输的质量的目的。

在一种可能的实施方式中，在相对应的所述通孔组与所述加宽走线中，所述通孔组的多个所述通孔呈两排分布，所述加宽走线在第一平面上的正投影位于两排所述通孔在第一平面上的正投影之间，所述第一平面与所述第一方向垂直。

在一种可能的实施方式中，在相对应的所述通孔组与所述加宽走线中，所述通孔组的多个所述通孔沿所述加宽走线的长度方向呈一排分布，所述加宽走线在第一平面上的正投影与呈一排分布的多个所述通孔在第一平面上的正投影平行，所述第一平面与所述第一方向垂直。