[发明专利]内存控制器、内存系统、内存控制方法及介质

说明书

本公开涉及内存技术领域，具体地，涉及一种内存控制器、内存系统、内存控制方法及介质。所述内存控制器包括：选通模块和ECC模块。ECC模块包括与选通模块电连接的至少两种ECC子模块。该至少两种ECC子模块采用的ECC算法不同。选通模块用于选通至少两种ECC子模块中的一种ECC子模块。ECC子模块用于在被选通模块选通的情况下，根据数据访问命令进行ECC操作。本公开提供的内存控制器、内存系统及内存控制方法，可以动态、灵活地调整纠错和检错能力与内存容量损耗，避免造成内存浪费或无法满足更为严格的数据场景要求。从而，达到在满足数据可靠性前提下，尽量的节省内存资源的目的。

技术领域

本公开涉及内存技术领域，具体地，涉及一种内存控制器、内存系统、内存控制方法及介质。

背景技术

差错检错和修正(Error Checking and Correction，ECC)算法被广泛应用在内存中，用于探测数据在存储和恢复过程中的错误。ECC算法的纠错和检错能力与内存容量损耗相互制约，纠错和检错能力越强，内存容量损耗越大。因此，为了满足不同的用户需求，目前市场上的内存控制器采用不同的ECC算法。用户一旦选定内存控制器后，其纠错和检错能力与内存容量损耗就固定了，无法进行动态、灵活地调整。这样，若选择了纠错和检错能力较强、内存容量损耗较大的内存控制器，当其应用于宽松的数据场景要求时，会造成内存浪费；若选择了内存容量损耗较小、纠错和检错能力较弱的内存控制器，则无法满足更为严格的数据场景要求。

发明内容

提供该部分内容以便以简要的形式介绍构思，这些构思将在后面的具体实施方式部分被详细描述。该部分内容并不旨在标识要求保护的技术方案的关键特征或必要特征，也不旨在用于限制所要求的保护的技术方案的范围。

第一方面，本公开提供一种内存控制器，包括：选通模块和ECC模块，所述ECC模块包括与所述选通模块电连接的至少两种ECC子模块，所述至少两种ECC子模块采用的ECC算法不同；

所述选通模块用于，选通所述至少两种ECC子模块中的一种ECC子模块；

所述ECC子模块用于，在被所述选通模块选通的情况下，根据数据访问命令进行ECC操作。

第二方面，本公开提供一种内存系统，包括内存和本公开第一方面所述的内存控制器。

第三方面，本公开提供一种内存控制方法，应用于内存控制器。所述内存控制器包括选通模块和ECC模块，所述ECC模块包括与所述选通模块电连接的至少两种ECC子模块，所述至少两种ECC子模块采用的ECC算法不同，所述方法包括：

响应于所述内存控制器接收到的数据访问命令，通过所述选通模块选通所述至少两种ECC子模块中的一种ECC子模块；

通过被所述选通模块选通的ECC子模块根据所述数据访问命令进行ECC操作。

第四方面，本公开提供一种计算机可读介质，其上存储有计算机程序，该程序被处理装置执行时实现本公开第三方面所述方法的步骤。

通过上述技术方案，在同一个内存控制器中，设置选通器和至少两种ECC子模块。在对内存进行数据访问时，该选通器根据数据访问命令选通所述至少两种ECC子模块中的一种ECC子模块，以采用选通的ECC子模块中的ECC算法进行相应的ECC操作。所述至少两种ECC子模块采用的ECC算法不同，因此，所述至少两种ECC子模块的纠错和检错能力不同，相应地，内存容量损耗也不同。因此，本公开提供的内存控制器，可以动态、灵活地调整纠错和检错能力与内存容量损耗，避免造成内存浪费或无法满足更为严格的数据场景要求。从而，达到在满足数据可靠性前提下，尽量的节省内存资源的目的。

本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明