[发明专利]一种步长可调节的双环路数字LDO结构及控制方法

说明书

本发明提供一种步长可调节的双环路数字LDO结构及控制方法，Flash ADC、控制模块、大尺寸功率管阵列、负载输出端构成粗调环路，动态时钟比较器、控制模块、小尺寸功率管阵列、负载输出端构成细调环路。在具体操作时，当当前输出端的电压位于Flash ADC可量化范围内时，直接计算大尺寸功率晶体管阵列中各大尺寸功率管的开关状态，使电压阶跃快速恢复在一定范围内，实现粗调；当当前输出端的电压位于Flash ADC经电阻链分压后的中间电压范围时，细调环路通过多次检测计数产生不同的控制码，控制不同尺寸的小尺寸功率管开启或者关闭，实现细调，解决了数字低压差线性稳压器在固定补偿下调节不稳定及时间过长的问题。

技术领域

本发明涉及细粒度电源管理技术领域，具体涉及一种步长可调节的双环路数字LDO结构及控制方法。

背景技术

移动设备的普及使低电压集成电路系统在近几年取得了快速的发展，高效高性能的电源管理系统为其供应电能。低压差线性稳压器(LDO)广泛应用于具有多个电压域和各种负载电路的片上系统中，实现细粒度的功率传递和电能管理。传统的模拟LDO具有输出电压纹波小、响应时间快、电源抑制比高的优点，应用在对电源噪声比较敏感的模块中时可为其提供稳定的供电电压，具有很大优势。但其设计需考虑系统稳定性问题，随着IC工艺的不断进步，低工作电压成为趋势，此时具有高增益误差放大器的模拟LDO难以设计。而数字LDO可在低电压下工作，由于数字电路基于时钟的节拍工作，动态存储器、内存等执行单元和媒体单元有时处于工作状态，有时处于低需求、高保留状态，数字LDO可在较低功耗下通过数字控制的方式实现稳压功能，且对工艺、电压和温度的变化不敏感，鲁棒性更好。然而，其简单的控制逻辑和固定的调节步长在较低工作频率下稳定时间过长，在较高工作频率下易造成系统的不稳定。

发明内容

本发明的目的是提供一种步长可调节的双环路数字LDO结构及控制方法，解决了数字低压差线性稳压器在固定补偿下调节不稳定及时间过长的问题。

本发明通过以下技术方案实现：

一种步长可调节的双环路数字LDO结构，包括参考电压模块、量化模块3、控制模块、功率管阵列及负载输出端；

量化模块包括Flash ADC和动态时钟比较器；参考电压模块产生三个基准电压，分别为最大基准电压、目标基准电压、最小基准电压；功率管阵列包括大尺寸功率管阵列和小尺寸功率管阵列；小尺寸功率管阵列中的各功率管尺寸均不同；大尺寸功率管阵列中大尺寸功率管尺寸均大于小尺寸功率管阵列中最大尺寸的小尺寸功率管；

参考电压模块的最大基准电压、最小基准电压与Flash ADC参考信号输入端连接，参考电压模块的目标基准电压与动态时钟比较器参考信号输入端连接，Flash ADC和动态时钟比较器的电压信号输入端均与负载输出端相连接；

控制模块输入端与Flash ADC和动态时钟比较器输出端连接，控制模块控制信号输出端与大尺寸功率管阵列输入端和小尺寸功率管阵列输入端连接；大尺寸功率管阵列输出端和小尺寸功率管阵列输出端与负载输出端连接。

优选的，控制模块包括四位计数器、双向移位寄存器阵列和环路控制器；

Flash ADC的输出端与环路控制器的输入端连接，环路控制器的控制信号输出端与大尺寸功率管阵列输入端连接；动态时钟比较器的输出端与四位计数器的输入端连接，四位计数器的输出端与双向移位寄存器阵列的控制信号输入端连接，双向移位寄存器阵列的输出端与小尺寸功率管阵列的输入端连接；环路控制器的使能信号输出端与动态时钟比较器的使能信号输入端连接。

进一步的，还包括时钟电路，时钟电路输出端与动态时钟比较器的时钟信号输入端和双向移位寄存器阵列的时钟信号输入端连接。

优选的，Flash ADC由电阻和连续时间比较器构成。

优选的，大尺寸功率管阵列中的各大尺寸功率管尺寸相同，大尺寸功率管阵列能流过最大负载电流。