[发明专利]阵列基板、显示面板及显示装置

权利要求书

1.一种阵列基板，其特征在于，所述阵列基板具有显示区和非显示区，所述显示区包括中心区域和位于所述中心区域沿第一方向上至少一侧的边缘区域，所述阵列基板包括：

中心数据线，位于所述中心区域，沿所述第二方向延伸，所述第二方向与所述第一方向呈预设角度；

边缘数据线，位于所述边缘区域，沿所述第二方向延伸；

中心连接线，位于所述非显示区并沿所述第二方向延伸，所述中心数据线通过所述中心连接线与驱动集成电路的连接端口电连接；

边缘连接线，所述边缘连接线包括第一连接线段、第二连接线段和第三连接线段，所述第一连接线段和所述第二连接线段位于所述显示区并至少部分沿所述第一方向延伸，所述第一连接线段、所述第二连接线段与所述边缘数据线连接，所述第三连接线段沿所述第二方向延伸，所述第一连接线段、所述第二连接线段通过所述第三连接线段与所述驱动集成电路的连接端口电连接，

其中，沿所述第二方向，多条所述第一连接线段各自连接的所述边缘数据线和所述中心区域的距离的变化趋势，与多条所述第二连接线段各自连接的所述边缘数据线和所述中心区域的距离的变化趋势相反，部分所述第二连接线段位于相邻的两条所述第一连接线段之间，和/或，部分所述第一连接线段位于相邻的两条所述第二连接线段之间。

2.根据权利要求1所述的阵列基板，其特征在于，

沿所述第二方向，所述第一连接线段和所述第二连接线段按照m:n的比例交替排列，m、n为正整数；

优选地，所述第一方向与所述第二方向垂直。

3.根据权利要求1所述的阵列基板，其特征在于，所述m:n可包括以下任意一者：

1:1、1:2、1:3、2:3、2:1、3:1、3:2。

4.根据权利要求1所述的阵列基板，其特征在于，所述边缘连接线还包括第一目标连接线段和第二目标连接线段；

所述第一目标连接线段与距离所述中心区域最远的所述边缘数据线连接且至少部分沿所述第一方向延伸，所述第二目标连接线段沿所述第二方向延伸，所述第一目标连接线段通过所述第二目标连接线段与所述驱动集成电路的连接端口电连接；

与所述第一连接线段连接的所述第三连接线段和与所述第二连接线段连接的所述第三连接线段，位于所述第二目标连接线段远离所述边缘区域的一侧；

优选地，所述第一目标连接线段与距离所述中心区域最远的所述边缘数据线和驱动集成电路的连接端口最近的一端连接。

5.根据权利要求4所述的阵列基板，其特征在于，所述边缘连接线还包括第四连接线段和第五连接线段；

所述第四连接线段与所述边缘数据线连接且至少部分沿所述第一方向延伸，所述第五连接线段沿所述第二方向延伸，所述第四连接线段通过所述第五连接线段与所述驱动集成电路的连接端口电连接，

所述第五连接线段位于所述第二目标连接线段靠近所述边缘区域的一侧。

6.根据权利要求5所述的阵列基板，其特征在于，所述第四连接线段的数量为p，p条所述第四连接线段与距离所述中心区域最近的p条所述边缘数据线连接，p为正整数。

7.根据权利要求1所述的阵列基板，其特征在于，还包括像素电路列和虚拟像素电路列，

一组虚拟像素电路列位于两组所述像素电路列之间，至少部分所述第三连接线段的正投影与所述虚拟像素电路列的正投影交叠，一组所述虚拟像素电路列包括至少一个所述虚拟像素电路列，一组所述像素电路列包括至少一个所述像素电路列；

优选地，第二目标连接线段的正投影与所述虚拟像素电路列的正投影交叠；

优选地，第五连接线段的正投影与所述虚拟像素电路列的正投影交叠；

优选地，所述阵列基板还包括像素列，所述虚拟像素电路列和所述像素电路列的正投影位于所述像素列所在的区域的正投影之内；

优选地，所述像素列的数量小于电路列数量和，所述电路列数量和为所述像素电路列的数量与所述虚拟像素电路列的数量之和；

优选地，沿所述第一方向，所述像素电路列和所述虚拟像素电路列按照q:1的比例交替排列。