[发明专利]一种基于网络编码的RAM利用率提升方法

说明书

本发明公开了一种基于网络编码的RAM利用率提升方法，包括以下步骤：S1、交织写操作：利用交织控制位对原始数据序列进行重组，生成重组数据序列；S2、编码操作：对重组数据序列xi进行异或操作，得到重组数据序列的网络编码位Ei；S3、RAM写入：将重组数据序列xi及对应的网络编码位Ei写入RAM中；S4、RAM读出：把RAM写入逻辑中写入的数据读出，产生m个小序列x′i和产生m个对应的网络编码位E′i；S5、基于网络编码的纠错；S6、交织读操作。本发明基于异或操作和选择操作，运算简单高效，不仅无需占用太多的硬件资源，而且不会引入太多的延迟信息，可以直接嵌入到RAM控制中，提升RAM的利用率和容错性。

技术领域

本发明属于计算机和集成电路领域，特别涉及一种基于网络编码的RAM利用率提升方法。

背景技术

随着科技的进步，集成电路中的RAM正朝两个重要方向发展。一是随着集成电路特征尺寸的缩小和低功耗要求，单个RAM单元的面积越来越小，工作电压越来越低。这就使得RAM单元越来越敏感。另一个是随着人们对性能和应用越来越高的需求，RAM的容量越来越大。随着集成电路规模的增大和集成度的提高，系统所需的RAM的数量越来越多。在典型应用的SoC芯片中，RAM已经占到总芯片面积的30％以上，甚至更高。在集成电路的生产过程中，由于加工工艺、超净间尘埃等影响，在RAM中会产生一些缺陷，特别是在纳米工艺下。由于缺陷的存在，RAM中的有些单元将无法利用。在某些有尘埃颗粒的地方，会引起多个RAM单元的功能缺陷。针对RAM中的缺陷，一般采用两种解决方法：

(1)禁用缺陷word：一般采用的方法是在一个word中发现有一个缺陷，将会把整个word禁用。优点：简单，易于实现。缺点：由于禁用了不少word中可以正常使用的RAM单元，RAM的利用率不高。例如一个32bits的word，里面只有一个bit cell有缺陷，将会禁用整个32bits的word。

(2)传统纠错码。优点：由于通过纠错码引入了纠错能力，一些存在缺陷的word也可以使用，提升了RAM的利用率。缺点：纠错码会引入额外的冗余位，而且由于纠错码本身的运算逻辑复杂，会引入不小的面积开销和延迟。

发明内容

本发明的目的在于克服现有技术的不足，提供一种基于异或操作和选择操作，运算简单高效，不仅无需占用太多的硬件资源，而且不会引入太多的延迟信息，可以直接嵌入到RAM控制中，提升RAM的利用率和容错性的基于网络编码的RAM利用率提升方法。

本发明的目的是通过以下技术方案来实现的：一种基于网络编码的RAM利用率提升方法，包括以下步骤：

S1、交织写操作：利用交织控制位对原始数据序列进行重组，生成重组数据序列；

S2、编码操作：对重组后的数据序列xi进行异或操作，得到重组数据序列的网络编码位Ei：

Ei＝^xi[n-1：0]

其中^为异或运算；

S3、RAM写入：将编码后的重组数据序列xi及对应的网络编码位Ei写入RAM中；

S4、RAM读出：把RAM写入逻辑中写入的数据读出，产生m个小序列x′i和产生m个对应的网络编码位E′i；

S5、基于网络编码的纠错；

S6、交织读操作：在交织控制位的控制下，对m个小序列xi进行重组生成原始数据序列x[n*m-1：0]。

进一步地，所述步骤S1具体实现方法为：具体实现方法为：假设原始数据序列共有n*m位，编号为0～n*m-1，原始数据序列表示为x[n*m-1：0]，重组后分为m个小的数据序列xi，i∈[0，m-1]，重组方法为：

xi[n-1：0]＝{xi[j]＝x[i+j*m] j∈[0，n-1]