[发明专利]一种像素结构的内部补偿电路及其控制方法

权利要求书

1.一种像素结构的内部补偿电路，其特征在于：像素结构的每个像素单元包括相邻的至少两个子像素；每个子像素包括4T2C像素驱动电路，像素单元包括设在外围的第一开关管，

所述4T2C像素驱动电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容、第二电容和有机发光二极管，

所述第一晶体管的一端与数据信号Data连接，第一晶体管的控制端与扫描信号Scan1连接，第一晶体管的另一端分别与第一电容的一端、第二晶体管的控制端连接；

第二晶体管的一端与第三晶体管的一端连接，第三晶体管的控制端与EM信号连接，第三晶体管的另一端连接电源电压OVDD；第二晶体管的另一端连接有机发光二极管的阳极，

第一电容的另一端分别连接第四晶体管的一端、第二电容的一端和有机发光二极管的阳极；

第四晶体管的另一端连接高电压Vsus，第四晶体管的控制端连接重置信号Reset；

第二电容的另一端以及有机发光二极管的阴极连接至公共接地电压OVSS；

每个子像素的第一晶体管的另一端分别连接至第一开关管的一端，第一开关管的另一端与基准电压Verf连接，第一开关管的控制端连接扫描信号Scan2。

2.根据权利要求1所述的一种像素结构的内部补偿电路，其特征在于：第一开关管为晶体管。

3.根据权利要求1所述的一种像素结构的内部补偿电路，其特征在于：第一晶体管、第二晶体管、第三晶体管、第四晶体管和第一开关管均为薄膜晶体管。

4.根据权利要求1所述的一种像素结构的内部补偿电路，其特征在于：扫描信号Scan1和扫描信号Scan2由 GPIO电路产生。

5.根据权利要求1所述的一种像素结构的内部补偿电路，其特征在于：补偿电路包括IC芯片，IC芯片产生扫描信号Scan1和扫描信号Scan2；IC芯片通过扫描信号Scan1控制第一晶体管通断；IC芯片通过扫描信号Scan2控制第一开关管通断。

6.一种像素结构的内部补偿电路的控制方法，采用权利要求1至5任一项所述的一种像素结构的内部补偿电路，其特征在于：方法的步骤如下：

第一阶段重置阶段：Scan2和Reset输入高电压，第二晶体管、第四晶体管和第一开关管打开，第四晶体管输入Vsus ，第一开关管输入Vref；

第二阶段补偿阶段：Scan2和EM输入高电压，Reset和Scan1输入低电压，第二晶体管、第三晶体管和第一开关管打开，第一开关管输入Vref，V_G=Vref，第二晶体管的另一端的电压由Vsus上升到第二晶体管时T2关闭，即V_S=Vref-V_TH；

第三阶段数据写入阶段：Scan1输入高电压，Reset、Scan2和EM输入低电压，第一晶体管和第二晶体管打开，第一晶体管输入V_DATA，V_G=V_DATA；

第四阶段发光阶段：Scan1、Scan2和Reset输入低电压，Em输入高电压，第二晶体管和第三晶体管打开。

7.根据权利要求6所述的一种像素结构的内部补偿电路的控制方法，其特征在于：扫描信号Scan1和扫描信号Scan2由 GPIO电路产生。

8.根据权利要求6所述的一种像素结构的内部补偿电路的控制方法，其特征在于：扫描信号Scan1和扫描信号Scan2由IC芯片产生。