[发明专利]基于多维仲裁器的数据处理系统和芯片

说明书

本发明涉及一种基于多维仲裁器的数据处理系统和芯片，包括多维仲裁器和N个输出端FIFO，每个输出端FIFO用于存储一种数据类型的输入数据，所述多维仲裁器与每一输出端FIFO相连接，所述多维仲裁器中配置有多个优先级信息，每一优先级信息对应一种状态组合，所述状态组合为N个输出端FIFO的状态组合，输出端FIFO的状态包括存满状态和未存满状态，所述多个优先级信息相互独立。本发明所述系统能够在不增加芯片面积的情况下，缓解多路输入通道堵塞，且能避免多路输入通道死锁，提高了芯片的数据处理效率。

技术领域

本发明涉及芯片技术领域，尤其涉及一种基于多维仲裁器的数据处理系统和芯片。

背景技术

现有的芯片中，通常存在对多路输入数据进行处理的情况，现有技术通常通过设置一个仲裁器(arbiter)，从多路输入数据中选择一路存入接收端FIFO（First InputFirst Output，先进先出队列）中进行后续处理。当接收端FIFO存满时，将会造成多路数据的堵塞。如果接收端设置多个接收端FIFO将多路数据分类存储，虽然可以适当缓解发送端多路输入数据的堵塞状况，但是如果采用一个仲裁器，则很有可能造成部分输入通道死锁，如果对于每一个接收端FIFO设置一个仲裁器，又会造成芯片面积过大，增加芯片功耗。由此可知，如何在不增加芯片面积的情况下，缓解多路输入通道堵塞，且能避免输入通道死锁，提高数据处理效率成为亟待解决的技术问题。

发明内容

本发明目的在于，提供一种基于多维仲裁器的数据处理系统和芯片，能够在不增加芯片面积的情况下，缓解多路输入通道堵塞，且能避免多路输入通道死锁，提高了芯片的数据处理效率。

根据本发明第一方面，提供了一种基于多维仲裁器的数据处理系统，包括多维仲裁器和N个输出端FIFO，每个输出端FIFO用于存储一种数据类型的输入数据，所述多维仲裁器与每一输出端FIFO相连接，所述多维仲裁器中配置有多个优先级信息，每一优先级信息对应一种状态组合，所述状态组合为N个输出端FIFO的状态组合，输出端FIFO的状态包括存满状态和未存满状态，所述多个优先级信息相互独立；其中，

所述多维仲裁器用于从M个输入通道获取输入数据，每一输入通道均能够向所述多维仲裁器发送N个数据类型中的至少一种数据类型的输入数据；

所述多维仲裁器还用于获取N个输出端FIFO的状态，并根据N个输出端FIFO的状态组成的状态组合选择对应的优先级信息和目标数据类型，所述目标数据类型包括至少一个数据类型，根据所选择的优先级信息和目标数据类型进行仲裁，选择目标输入数据存入对应类型的输出端FIFO，并更新所选择的优先级信息和所存入的输出端FIFO的状态信息。

根据本发明第二方面，提供了一种芯片，包括所述基于多维仲裁器的数据处理系统。

本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明提供的一种基于多维仲裁器的数据处理系统和芯片可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有下列优点：

本发明设置了一个仲裁器、多个输出端FIFO和多个独立的优先级信息，根据多个输出端FIFO的状态组合选择对应的目标数据类型和对应的优先级信息，对多路输入数据进行处理。本发明能够在不增加芯片面积的情况下，缓解多路输入通道堵塞，且能避免多路输入通道死锁，提高了芯片的数据处理效率。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图,详细说明如下。

附图说明

图1为本发明实施例提供的基于多维仲裁器的数据处理系统示意图。

具体实施方式