[发明专利]链表处理方法、装置、加速器、电路板、设备和存储介质

说明书

本申请提供一种链表处理方法、装置、加速器、电路板、设备和存储介质，该方法包括：接收来自主机的多个链表读请求至预设的命令提交队列中，其中，命令提交队列被配置有预设数量的容纳空间，预设数量的容纳空间用于缓存所述多个链表读请求；根据每个所述链表读请求的接收次序，依次从存储器中读取每个所述链表读请求对应的链表数据，并依次执行多个所述链表数据，链表数据包括：至少一个命令列表；在一个所述链表数据执行完毕后，释放已执行完毕的所述链表数据在所述命令提交队列中对应的容纳空间，以从所述主机接收下一个链表读请求。本申请降低了CPU与计算加速器之间的交互功耗，命令预取模块通过共享命令列表存储器，节约芯片资源。

技术领域

本申请涉及计算机技术领域，具体而言，涉及一种链表处理方法、装 置、加速器、电路板、设备和存储介质。

背景技术

图形处理器(Graphics Processing Unit，简称“GPU”)，又称显示核心、 视觉处理器、显示芯片，是一种专门在个人电脑、工作站、游戏机和一些 移动设备(如平板电脑、智能手机等)上做图像和图形相关运算工作的微 处理器。近年来，图形处理器GPU和人工智能专用加速芯片随着深度学 习技术的发展而得到了广泛的应用。GPU或人工智能加速芯片通常作为主 机CPU(Central Processing Unit)的计算加速器，由主机CPU产生命令和 分配资源，并和CPU一起完成数据处理任务。一般的，CPU位于在主板 上，而计算加速器在单独的电路板上，两者通过PCIe(peripheral component interconnect express，一种高速串行计算机扩展总线标准)总线 相连接。这种分离的设计会对计算系统产生很多挑战，如CPU和计算加 速器之间需要高效的通信，分离的存储器之间需要高效的交换数据。

主机CPU发给计算加速器的命令通常以命令列表的形式储存在存储 器中，该存储器可能是主机端的存储器，也可能是加速器端的存储器。每 个命令列表通常被设计成环形缓冲结构，环形缓冲结构通过写指针和读指 针来完成命令列表的管理：当主机CPU端的软件添加命令时，会更新写 指针。计算加速器读取命令后，会更新读指针。计算加速器需要检查环形 结构的写指针来判断是否有新的命令产生，主机端的软件需要检查环形结 构的读指针来判断命令存储是否可以继续添加新的命令。并且主机一次只 能提交给计算加速器一个命令列表，要等到计算加速器通知主机上一个命 令列表读完了，主机才会继续提交下一个命令列表，很容易造成计算加速 器无效等待间隙，效率低下。

发明内容

本申请实施例的目的在于提供一种链表处理方法、装置、加速器、电 路板、设备和存储介质，采用多链表结构管理命令列表，可以降低CPU 与计算加速器之间的交互频次，降低访存功耗，减少计算加速器的无效等 待时间，减少主机与计算加速器之间的数据交互空隙，提高系统性能。

通过预先检查最后一条目是否为链接命令可以减少新的命令列表的读 取延迟，实现了在不需要添加额外的缓存的情况下，节约芯片资源。

本申请实施例第一方面提供了一种命令链表处理方法，包括：接收来 自主机的多个链表读请求至预设的命令提交队列中，其中，所述命令提交 队列被配置有预设数量的容纳空间，所述预设数量的容纳空间用于缓存所 述多个链表读请求；根据每个所述链表读请求的接收次序，依次从存储器 中读取每个所述链表读请求对应的链表数据，并依次执行多个所述链表数 据，所述链表数据包括：至少一个命令列表；在一个所述链表数据执行完 毕后，释放已执行完毕的所述链表数据在所述命令提交队列中对应的容纳 空间，以从所述主机接收下一个链表读请求。

于一实施例中，所述接收来自主机的多个链表读请求至预设的命令提 交队列中，包括：当检测到来自主机的一个所述链表读请求时，若所述命 令提交队列中现有的所述链表读请求数量小于所述预设数量，则接收当前 的所述链表读请求至所述命令提交队列中。

于一实施例中，所述根据每个所述链表读请求的接收次序，依次从存 储器中读取每个所述链表读请求对应的链表数据，包括：