[发明专利]校正修调电路及集成电路

说明书

本申请提供了一种校正修调电路及集成电路，解决了现有测试和修调方式会增加测试成本以及降低成品良率的问题，校正修调电路包括电压产生单元、比较器模块、预修调电阻串和校正计数器模块，电压产生单元用于产生内部基准电压；比较器模块的正、负输入端分别连接电压产生单元和预修调电阻串；预修调电阻串用于将外部标准电压分压为目标电压，根据比较器模块的输出结果调节目标电压的值；校正计数器模块接入测试信号，且分别与比较器模块的输出端和电压产生单元连接；校正计数器模块根据比较器模块的输出结果判断电压产生单元当前是否输出目标基准电压，并根据判断结果输出修调控制信号，以控制电压产生单元自动调节当前输出的内部基准电压。

技术领域

本申请涉及集成电路技术领域，特别涉及一种校正修调电路及集成电路。

背景技术

集成电路在生产中通常存在片间偏差问题，为了保证产品良率，需要对芯片进行测试和修调。目前集成电路的内部基准修调是通过中测(Chip Probing)来实现的，即首先需要对芯片进行测试读取内部基准值，再根据读取的内部基准值与实际需求值对比，计算出修调的逻辑值，再对芯片灌注修调信号。在这种测试和修调方式中，计算出的修调值会由于集成电路内部器件的失配而产生误差，导致修调后的芯片参数发生偏差，从而降低成品良率。而且这种测试和修调方式是采用电压扫描的方式对芯片测试读取内部基准值的，为了确保在扫描过程中测试出准确的值，扫描每一个档位都需要等待电路稳定后再测试，而且修调的精度越高，扫描的步径越多，这样需要的测试时间就越长，导致测试时间较长，增加测试成本。

发明内容

本申请实施例提供一种校正修调电路及集成电路，解决了现有的测试和修调方式会增加测试成本以及降低成品良率的问题。

本发明是这样实现的，一种校正修调电路，包括电压产生单元、比较器模块、预修调电阻串以及校正计数器模块；

其中，所述电压产生单元用于产生内部基准电压；所述比较器模块的正输入端连接所述电压产生单元的输出端，所述比较器模块的负输入端输入目标电压；所述预修调电阻串的一端连接外部标准电压，另一端用于输出所述目标电压，根据所述比较器模块的输出结果调节所述预修调电阻串的阻值以使所述目标电压被调节；所述校正计数器模块接入测试信号，所述比较器模块的输出端与所述校正计数器模块连接，所述校正计数器模块的输出端与所述电压产生单元连接；所述校正计数器模块用于根据所述比较器模块的输出结果判断所述电压产生单元当前输出的内部基准电压是否为目标基准电压，并根据判断结果输出修调控制信号，以控制所述电压产生单元自动调节当前输出的内部基准电压。

根据本申请实施例提供的校正修调电路，通过比较器模块对内部基准电压与外部输入的目标电压进行比较，根据比较结果调节预修调电阻串的阻值以使目标电压被调节，直至比较结果发生变化，如此就可以将目标电压调节到与内部基准电压相近的值，完成预修调；然后向校正计数器模块接入测试信号，同时检测比较器模块的比较结果，校正计数器模块根据比较结果向电压产生单元输入修调控制信号以调节电压产生单元当前产生的内部基准电压，实现精修调。整个修调过程不存在小步进的外部电压跳变过程，保证了芯片的电源稳定，提高了校正修调的准确度，也进一步缩短了测试周期，减少了测试成本；并且通过读取比较器模块输出信号的变化，确定精修调已经修调到目标基准电压，避免计算精修调的修调值时存在内部失配引起的误差，使修调后的芯片成品良率提高。

在其中一个实施例中，所述校正计数器模块包括若干个串联的D触发器；

所述测试信号和所述比较器模块输出的信号的反相信号通过逻辑与门接入所述D触发器。

在其中一个实施例中，所述电压产生单元包括带隙基准模块和电压缓冲器模块；

所述带隙基准模块用于产生带隙基准电压，所述带隙基准模块的输出端与所述电压缓冲器模块连接；

所述电压缓冲器模块用于产生内部基准电压，所述电压缓冲器模块的输出端连接所述所述比较器模块的正输入端。