[发明专利]一种多载波QAM映射/解映射电路的方法

权利要求书

1.一种多载波QAM映射/解映射电路的方法，其特征在于，包括以下步骤：

S1. 硬件描述文件“.v文件”和ROM文件“.bin文件”通过SpinalHDL语言产生；

S2. ROM生成：1）根据目标模块所需要支持的映射阶数和功率分配，产生所有阶数的星座图符号数据，按照映射模块的地址分配方式产生ROM文件，记为symbol.bin；2）根据目标模块所需要支持的解映射阶数和功率分配，产生所有阶数所需的判决阈值，按照解映射模块的地址分配方式产生ROM文件，记为threshold.bin；

S3.数据分发/收集网络生成：1）使用SpinalHDL语言编写生成如下生成器：a.对于比特分配网络，根据当前比特分配，将输入比特逐个连接到输出端的有效比特位，并将分配数小于位宽的端口的无效比特位置记为0；b.对于比特收集网络，根据当前比特分配，将输入比特中的有效比特位逐个连接到输出，并将输入中的无效比特位置记为0；2）根据初始比特分配，产生比特分配网络和比特收集网络的硬件描述文件，记为bitAlloc.v和bitCombine.v；

S4.自适应模块生成：1）按照映射模块的硬件架构，连接地址译码电路和symbol.bin所描述的ROM，构成自适应QAM映射模块；2）按照解映射模块的硬件架构，连接模式输入和threshold.bin所描述的ROM，使用ROM的输出驱动阈值判决的减法器流水线，再根据当前的orderIn输入补0，构成自适应QAM解映射模块；

S5.完整模块生成：1）使用SpinalHDL语言编写使用数据分配网络驱动自适应QAM映射模块的完整映射模块，这个模块调用了symbol.bin和bitAlloc.v；2）使用SpinalHDL语言编写使用自适应QAM解映射模块驱动数据收集网络的完整解映射模块，这个模块调用了threshold.bin和bitCombine.v；

S6.代码部署：1）将两个完整模块的代码通过Vivado综合得到网表；2.在Vivado中指定可重构区域所属的PBlocks；3）在Vivado中布局布线，生成比特流，部署到具体应用所使用的FPGA上。

2.根据权利要求1所述的多载波QAM映射/解映射电路的方法，其特征在于，当信道状况发生变化，需要改变比特和功率分配时，使用动态逻辑重构技术DFX，首先，根据新的比特和功率分配，生成threshold.bin，symbol.bin，bitAlloc.v和bitCombine.v；将这些文件通过Vivado综合布局布线，生成部分比特流(partial)；最后，对使用中的FPGA进行部分编程，在不停止系统其它功能的同时，改变比特分配。

3.根据权利要求2所述的多载波QAM映射/解映射电路的方法，其特征在于，所述的动态逻辑重构技术DFX包括：在FPGA设计上，划分出一块可重构区域，在规定了其接口和在片上的区域之后，在片上其它逻辑保持运行的同时,暂停可重构区域写入新的部分比特流，以采用DFX的映射硬件实现新的功能。

4.根据权利要求2所述的多载波QAM映射/解映射电路的方法，其特征在于，所述的映射模块的地址分配方式包括：

1.根据映射阶数，将高阶映射的符号表置于地址低位，从最高阶数到最低阶数逐个分配；

2. 如果最高阶数到最低阶数之间有不支持的阶数，则在空缺部分补0。

5.根据权利要求2所述的多载波QAM映射/解映射电路的方法，其特征在于，所述的解映射模块的地址分配方式包括：将每种不同位宽模式的阈值放在不同地址，对于低位宽的状况，在不使用的阈值上预写0。

6.根据权利要求5所述的多载波QAM映射/解映射电路的方法，其特征在于，在进行阈值判断时，使用上一次判决时，输入与阈值相减结果的绝对值作为下一次判决的依据，具体包括：记输入为x，第n次判决后，用于下一次判决的数值为那么，判决结果由的正负性决定：

。