[发明专利]基于间断有限元法的集成电路互连线寄生电容提取方法

说明书

本发明公开基于间断有限元法的集成电路互连线寄生电容提取方法，属于计算、推算或计数的技术领域。该方法根据导体分布情况划分非均匀的矩形网格；判断矩形网格是否为边界单元格，依次标录全局编号和需求解编号；初始化所有矩形网格的自由度值；遍历所有矩形网格，根据邻近单元网格的边界情况，得到基于间断有限元法的线性方程组，计算所有矩形网格电势函数自由度；根据每个矩形网格的电势函数自由度求出每个单元的电场强函数自由度；划分出每个导体的高斯面，在高斯面上积分求得的电场强函数得到电荷，最终求出主导体电容以及耦合电容大小。本发明提高集成电路互连线寄生电容提取精度，并且降低运行时间及运行内存。

技术领域

本发明涉及集成电路设计，具体公开基于间断有限元法的集成电路互连线寄生电容提取方法，属于计算、推算或计数的技术领域。

背景技术

随着科技的发展，电路优化设计成为集成电路设计流程中的一个重要阶段。电路优化的目的就是提高电路的电学性能，而电路的最终实际电学性能不仅取决电路的器件参数值，还取决于器件本身的寄生效应、器件之间的寄生效应、连线本身的寄生效应、连线之间的寄生效应、以及连线和器件之间的寄生效应，而相邻连线之间的寄生效应尤为关键。从电路优化理论上来讲，为了得到准确的电路优化结果，需要精确考虑所设计的电路上的各个器件连线之间的寄生效应，尤其是电容之间所产生的寄生效应，即寄生电容。

随着半导体工艺制程的发展，如何准确快速地进行寄生电容的提取对于保证芯片设计质量，满足严苛的PPA指标要求，缩短设计周期变得至关重要。互连线电容计算是集成电路EDA（Electronic Design Automation，电子设计自动化）领域经典的求解课题和主流诉求，算法创新与优化永无止尽，是一个持续的研究热点。

寄生参数提取早期使用的解析方法只适合于一些非常简单的互连结构，随着互连结构的日益复杂以及求解精度要求的逐步提高，直接场求解成为一种有效的互连线寄生电容提取方法，但对于庞大的互连结构，全部都用场来直接求解所需时间多且所需运行内存大，不能满足大规模集成电路EDA的需求。有限差分法和有限元法等区域离散化方法可以解决直接场求解法处理庞大互联结构时间开销大的问题，但有限差分法对网格的划分要求较为严格，且精度有待提高，而有限元法在实现精度自适应调整时对悬点的处理比较棘手。为此，亟待需要一种精度高、运行时间短以及运行内存小的集成电路互连线之间寄生电容的提取方法。本发明旨在提出一种基于间断有限元法的集成电路互连线寄生电容提取方法。

发明内容

本发明的发明目的是针对上述背景技术的不足，提供基于间断有限元法的集成电路互连线寄生电容提取方法，通过对有限元法的网格进行非均匀划分，在满足行业标准要求的精度的同时缩短运行时间，解决现有互连线寄生电容提取方法需牺牲提取精度与运行时间中的一个指标以满足另一指标性能提升要求的技术问题。

本发明为实现上述发明目的采用如下技术方案：

一种基于间断有限元法的集成电路互连线寄生电容的提取方法，包括步骤S1至步骤S6。

S1:对于任意给定的导体分布情况，首先读取集成电路版图区域的左下点坐标和右上点坐标，对于每个导体，用若干个长方体去近似拟合导体的形状，读取每个长方体的左下点和右上点坐标并记录编号，读取所有的点坐标并分类为行列坐标，对每两个相邻导体的行(或列)坐标中间的空隙进行间隔划分:首先在靠近两导体边界行(或列)处以一个极小的值mingap的间隔距离平均向外扩展若干次，在进行完若干次等距划分后，以gaptime的倍数逐步扩大间隔距离后进行不等距划分，直至扩展后两个相邻导体边界行(或列)的距离小于再次扩大后的间隔，形成靠近导体边界时均匀且密，远离导体边界时不均匀且疏的网格划分。