[发明专利]编码器的信号激励单元及编码器

权利要求书

1.编码器的信号激励单元，其特征在于，包括：

一个主控芯片(10)，其具有数个信号输出端，数个所述信号输出端能够输出相位差相等的数个PWM信号；以及

数个转化电路(20)，所述转化电路(20)的数量与所述主控芯片(10)的所述信号输出端的数量相等，各所述转化电路(20)包括：

一个波形转换电路(22)，其一一对应地连接所述信号输出端并能够将所述PWM信号转化为正弦波信号，

一个偏移量调整电路(24)，其连接所述波形转换电路(22)并能够调整所述正弦波信号的偏移量为零伏，和

一个放大电路(26)，其连接所述偏移量调整电路(24)并能够将所述偏移量调整电路(24)调整后的所述正弦波信号的电压值放大。

2.如权利要求1所述的编码器的信号激励单元，其特征在于，所述波形转换电路(22)包括一个一阶低通滤波器电路或数个依次连接的一阶低通滤波器电路，各所述一阶低通滤波器电路包括：

一个第一电阻(R1)，其一端连接所述一阶低通滤波器电路的输入端，所述第一电阻(R1)的另一端连接所述一阶低通滤波器电路的输出端，和

一个第一电容(C1)，其一端连接所述一阶低通滤波器电路的输出端，所述第一电容(C1)的另一端接地。

3.如权利要求2所述的编码器的信号激励单元，其特征在于，所述偏移量调整电路(24)包括：

一个第二电阻(R2)，其一端连接所述偏移量调整电路(24)的输出端，所述第二电阻(R2)的另一端连接所述波形转换电路(22)；

一个第一电源(V1)，其正极接地；以及

一个第三电阻(R3)，其一端连接所述偏移量调整电路(24)的输出端，所述第三电阻(R3)的另一端连接所述第一电源(V1)的负极。

4.如权利要求3所述的编码器的信号激励单元，其特征在于，所述波形转换电路(22)的所述第一电阻(R1)作为所述第二电阻(R2)组成所述偏移量调整电路(24)。

5.如权利要求1所述的编码器的信号激励单元，其特征在于，所述放大电路(26)为运算放大器电路，其包括：

一个运算放大器芯片(U1)，其正向输入端连接所述运算放大器电路的输入端；一个第四电阻(R4)，其一端接地，所述第四电阻(R4)的另一端连接所述运算放大器芯片(U1)的反向输入端；

一个第五电阻(R5)，其一端连接所述运算放大器芯片(U1)的反向输入端，所述第五电阻(R5)的另一端连接所述运算放大器芯片(U1)的输出端；

一个第二电容(C2)，其一端连接所述运算放大器芯片(U1)的反向输入端，所述第二电容(C2)的另一端连接所述运算放大器芯片(U1)的输出端；以及

一个第六电阻(R6)，其一端连接所述运算放大器芯片(U1)的输出端，所述第六电阻(R6)的另一端连接所述运算放大器电路的输出端。

6.如权利要求1所述的编码器的信号激励单元，其特征在于，所述主控芯片(10)具有四个所述信号输出端，四个所述信号输出端能够输出相位差为90度的四个所述PWM信号。

7.如权利要求1所述的编码器的信号激励单元，其特征在于，所述主控芯片(10)为FPGA。

8.如权利要求7所述的编码器的信号激励单元，其特征在于，所述FPGA的所述信号输出端能够输出3伏的所述PWM信号，所述波形转换电路(22)能够将所述PWM信号转化为0至3伏的所述正弦波信号，所述偏移量调整电路(24)能够将0至3伏的所述正弦波信号调整为负1.5伏至正1.5伏的所述正弦波信号，所述放大电路(26)能够将负1.5伏至正1.5伏的所述正弦波信号放大为负12伏至正12伏的所述正弦波信号。

9.编码器，其特征在于包括如权利要求1至8中任一项所述的信号激励单元。