[发明专利]显示面板

说明书

本申请提供一种显示面板；该显示面板包括：第一时钟信号线组和第二时钟信号线组，第一时钟信号线组包括第一主线和第二主线，第二时钟信号线组包括第一副线和第二副线，第一主线、第二主线、第一副线和第二副线均与栅极驱动电路电性连接，第二副线位于第一主线和第二主线之间，第一副线位于第二主线的远离第二副线的一侧，第一主线和第一副线传输的时钟信号相同，第二主线和第二副线传输的时钟信号相同。本申请通过设置交叉排列的第一时钟信号线组和第二时钟信号线组，改善或消除了显示面板在显示状态下出现的周期性水平密集线。

技术领域

本申请涉及显示技术领域，尤其涉及一种显示面板。

背景技术

面板产品中，显示区(AA，Active area)的正常显示由栅极线(Gateline)和数据线(Dataline)共同控制，Gateline控制像素晶体管的开关态，Dataline承载像素需要输入的电压信号。在阵列基板上设置栅极驱动电路(Gate on Array，GOA)的面板产品中，时钟信号经GOA电路连接至显示区的Gateline走线。多条时钟信号线并排设置GOA电路的一侧，并且根据排列顺序依次循环连接至GOA电路；因此，在最靠近GOA电路的时钟信号线连接至GOA电路后，下一个连接到GOA电路则是最远离GOA电路的那条时钟信号线，如此则导致这两条相邻的时钟信号线连接至GOA电路的线程以及所跨越的其它时钟信号线的数量存在较大差异，使得输出至GOA电路的时钟信号的波形出现明显差异，进而导致显示面板出现周期性的水平密集线。

所以，目前显示面板存在显示状态下出现周期性的水平密集线的技术问题。

发明内容

本申请提供一种显示面板，用于缓解目前显示面板存在的显示状态下出现周期性的水平密集线的技术问题。

本申请提供一种显示面板，其包括显示区、位于所述显示区一侧的栅极驱动走线区、以及位于所述栅极驱动走线区的远离所述显示区一侧的时钟信号线区；所述显示面板包括：

位于所述显示区的多条栅极线；

位于所述栅极驱动电路区的栅极驱动电路，所述栅极驱动电路与所述栅极线电性连接；以及

位于所述时钟信号线区的第一时钟信号线组和第二时钟信号线组，所述第一时钟信号线组包括第一主线和第二主线，所述第二时钟信号线组包括第一副线和第二副线，所述第一主线、所述第二主线、所述第一副线和所述第二副线均与所述栅极驱动电路电性连接；

所述第二副线位于所述第一主线和所述第二主线之间，所述第一副线位于所述第二主线的远离所述第二副线的一侧；所述第一主线和所述第一副线传输的时钟信号相同，所述第二主线和所述第二副线传输的时钟信号相同。

在本申请的显示面板中，所述第一副线位于所述第二主线与所述栅极驱动电路之间。

在本申请的显示面板中，所述第一主线通过第一主连接线与所述栅极驱动电路电性连接，所述第二主线通过第二主连接线与所述栅极驱动电路电性连接，所述第一副线通过第一副连接线与所述栅极驱动电路电性连接，所述第二副线通过第二副连接线与所述栅极驱动电路电性连接；

所述第二主连接线位于所述第一主连接线与所述第一副连接线之间，所述第二副连接线位于所述第一副连接线的远离所述第二主连接线的一侧。

在本申请的显示面板中，所述第一副连接线的长度小于所述第二主连接线的长度，所述第二主连接线的长度小于所述第二副连接线的长度，所述第二副连接线的长度小于所述第一主连接线的长度。

在本申请的显示面板中，多条所述栅极线包括：第一栅极线、第二栅极线、第三栅极线和第四栅极线，所述第二栅极线位于所述第一栅极线和所述第三栅极线之间，所述第四栅极线位于所述第三栅极线的远离所述第二栅极线的一侧；