[发明专利]用于减少串扰效应的通孔耦合结构在审
| 申请号: | 202210161713.0 | 申请日: | 2022-02-22 |
| 公开(公告)号: | CN115134997A | 公开(公告)日: | 2022-09-30 |
| 发明(设计)人: | J·德鲁;S·克里斯蒂安松;S·帕迪吉;E·托里斯皮内达 | 申请(专利权)人: | 英特尔公司 |
| 主分类号: | H05K1/11 | 分类号: | H05K1/11;H05K1/02 |
| 代理公司: | 北京尚诚知识产权代理有限公司 11322 | 代理人: | 龙淳;熊剑 |
| 地址: | 美国加利*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 用于 减少 效应 耦合 结构 | ||
1.一种装置,包括:
基板中的第一通孔结构;以及
所述基板中的第二通孔结构;
其中,所述第一通孔结构限定从所述第一通孔结构朝向所述第二通孔结构延伸的第一耦合元件,并且所述第二通孔结构限定从所述第二通孔结构朝向所述第一通孔结构延伸的第二耦合元件,使得所述第一耦合元件和所述第二耦合元件在所述第一通孔结构和所述第二通孔结构之间的区域中彼此电容耦合。
2.根据权利要求1所述的装置,其中,所述第一耦合元件和所述第二耦合元件在所述基板内的同一层上。
3.根据权利要求1所述的装置,其中,所述第一耦合元件和所述第二耦合元件在所述基板内的不同层上。
4.根据权利要求1所述的装置,其中,所述第一耦合元件和所述第二耦合元件包括彼此平行的迹线。
5.根据权利要求1所述的装置,其中,所述第一耦合元件包括与所述第二耦合元件的一组迹线交错的一组迹线。
6.根据权利要求1所述的装置,其中,所述第一耦合元件和所述第二耦合元件各自包括主迹线部分和从所述主迹线部分向外延伸的多个指状迹线,所述第一耦合元件的指状迹线与所述第二耦合元件的指状迹线交错。
7.根据权利要求6所述的装置,其中,所述指状迹线从所述主迹线部分正交地延伸。
8.根据权利要求1所述的装置,其中,所述第二通孔结构进一步包括第三耦合元件,所述第三耦合元件从所述第二通孔结构朝向所述第一通孔结构延伸,使得所述第一耦合元件和所述第三耦合元件在所述第一通孔结构和所述第二通孔结构之间的区域中彼此电容耦合。
9.根据权利要求8所述的装置,其中,所述第一耦合元件和所述第三耦合元件在所述基板内的不同层上。
10.根据权利要求1所述的装置,其中,所述第一通孔结构进一步限定从所述第一通孔结构朝向所述第二通孔结构延伸的第三耦合元件,并且所述第二通孔结构进一步限定从所述第二通孔结构朝向所述第一通孔结构延伸的第四耦合元件,使得所述第三耦合元件和所述第四耦合元件在所述第一通孔结构和所述第二通孔结构之间的区域中彼此电容耦合。
11.根据权利要求1所述的装置,进一步包括所述基板中的第三通孔结构,其中,所述第三通孔结构限定从所述第三通孔结构朝向所述第二通孔结构延伸的第三耦合元件,使得所述第二耦合元件和所述第三耦合元件在所述第二通孔结构和所述第三通孔结构之间的区域中彼此电容耦合。
12.根据权利要求1-11中任一项所述的装置,进一步包括在与所述第一耦合元件和所述第二耦合元件不同的层上的所述基板中的接地平面,所述接地平面在所述第一耦合元件和所述第二耦合元件彼此电容耦合的区域上方或下方的区域中限定空隙。
13.根据权利要求12所述的装置,其中,所述第一耦合元件和所述第二耦合元件在所述基板的第一层上并且所述接地平面在与所述第一层相邻的所述基板的第二层上。
14.一种系统,包括:
基板;
形成在所述基板中的一组信号通孔,其中,所述一组信号通孔包括第一信号通孔和第二信号通孔,所述第一信号通孔和所述第二信号通孔通过形成在所述第一信号通孔和所述第二信号通孔之间的通孔耦合结构彼此电容耦合,所述通孔耦合结构由以下限定:
第一耦合元件,从所述第一信号通孔朝向所述第二信号通孔延伸;以及
第二耦合元件,从所述第二信号通孔朝向所述第一信号通孔延伸,使得所述第一耦合元件和所述第二耦合元件在所述第一信号通孔和所述第二信号通孔之间的区域中彼此电容耦合。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210161713.0/1.html,转载请声明来源钻瓜专利网。





