[发明专利]高速以太网纳秒级精度1588一步法时间戳的实现方法

说明书

本发明涉及通信技术领域，尤其涉及一种高速以太网纳秒级精度1588一步法时间戳的实现方法，其中，该方法包括：通过锚点跨时钟采样加上数据位置推算的方式计算出包的精确时间戳；具有超高精度、资源占用小、低延时、无复杂握手流程、与PCS耦合性低以及适用多通道的等良好特性。

技术领域

本发明涉及通信技术领域，尤其是一种高速以太网纳秒级精度1588一步法时间戳的实现方法。

背景技术

高精度的时间同步是5G、物联网时代的互联网的一个重要的核心需求。为了实现高精度的全网络时间同步，核心设备的时间同步误差需求已经达到了纳秒级，这也对设备中的网络处理芯片和网络交换芯的时间同步性能提出更高的要求。

对于端到端的时间同步，在IEEE的1588协议中提供了一步法和两步法两种方式，二者同步原理虽然相同但携带时间的方式有所差异。1588协议规定，端到端的1588时间同步是区分主从设备的，从设备向主设备进行时间同步。主设备会向从设备发出sync报文，并记sync报文出主设备时间的为T1，入从设备的时间为T2；而从设备会向主设备发送delay_req报文，出从设备的时间记为T3，入主设备的时间记为T4。从设备需要获取这四个时间戳，但这里的T1和T4是在主设备上的时间，需要通过报文传递给从设备。1588协议中规定主设备还要向从设备发送携带T4的delay_rep报文，而T1的获取则提供了两种方式，即一步法和两步法。简单说一步法是让sync报文携带自己出设备的时间T1，而两步法是让主设备再发送一个携带T1的follow_up报文给从设备，sync报文中则不再需要携带T1。

当从设备获取到这4个时间戳后计算offset＝1/2((T4-T3)-(T2-T1))，并将offset值补偿到本地时间上即可实现时间的同步。可以看出，时间同步的精度完全取决于这四个时间戳的准确度，而如何取得高精度的时间戳就是网络芯片中实现高精度1588时间同步的关键，而为了实现高精度的时间戳，网络芯片设计中也将时间戳采样的设计下沉到接口非常接近物理层的地方实现。

由于一步法需要sync报文携带自己的出设备时间，相对于两步法而言设计难度要增加很多，尤其是在高速高吞吐量多速率的以太网芯片中。现有方案中，为了获取一步法的高精度时间戳，一般采用同源时钟方案或将对其码插入前移至MAC(Media AccessControl,介质访问控制层)的方案或是在PCS(Physical Coding Sublayer，物理编码子层)层二次修改报文的方案实现。其中，同源时钟方案在支持多速率的以太网接口的实现中会使芯片的时钟线异常复杂且多种速率模式下的代码复用性差，在支持多速率的以太网接口中几乎无法实现。而后两种实现方案会消耗大量的逻辑资源，对标准的以太网接口的模块架构改动大，并且还有握手流程复杂，处理效率低等问题。

为了解决上述问题，本发明提供了一种适用于大吞吐量高速率多模式的以太网芯片的高精度1588一步法时间戳以及TC(Transparent Clock)时间戳的实现方法。本发明描述的一步法和TC时间戳方案可以普遍适用多种以太网芯片的MAC架构，具有超高精度、资源占用小、低延时、无复杂握手流程、与PCS耦合性低以及适用多通道等良好特性。

发明内容

为了解决现有技术中的问题，本发明提供了提出了一种高速以太网纳秒级精度1588一步法时间戳的实现方法，采用锚点跨时钟采样加上数据位置推算的方式计算出包的精确时间戳；具有超高精度、资源占用小、低延时、无复杂握手流程、与PCS耦合性低以及适用多通道等良好特性。

为实现上述目的，本发明采用如下的技术方案。

在本发明实施例中，提出了一种高速以太网纳秒级精度1588一步法时间戳的实现方法，该方法包括如下步骤：

S1 MAC在以太网成流模块按照锚点周期产生伪锚点，将其传递给下游的PCS，并记录每个块与伪锚点的位置关系；

S2下游的PCS模块按照锚点周期产生真实锚点，比较其与伪锚点的位置关系并反馈给MAC的位置推算模块；