[发明专利]通信数据的处理方法、装置、终端及存储介质

说明书

本发明提供一种通信数据的处理方法、装置、终端及存储介质。该方法包括：FPGA实时获取待处理数据，并将待处理数据的数据包关键信息作为第一数据包关键信息发送至处理器；处理器基于第一数据包关键信息生成处理后的数据的数据包关键信息，并将处理后的数据的数据包关键信息作为第二数据包关键信息发送至FPGA；FPGA基于第二数据包关键信息读取待处理数据，得到处理后的数据。本发明使用处理系统中的处理器生成数据包关键信息，使用FPGA读取数据，本发明结合了FPGA的读取速度快、处理器的灵活性高的优点，可以提高通信数据的处理速度。

技术领域

本发明涉及通信技术领域，尤其涉及一种通信数据的处理方法、装置、终端及存储介质。

背景技术

无线通信过程中有大量数据进行传输，链路层既要与物理层适配做数据时隙的拆组包，又要与外部设备交互做数据收发。大量数据包的处理对处理器的性能提出了极高的要求。采用传统的处理器(如T3、PowerPC等)做业务处理，只能实现10Mbps-100Mbps左右的业务吞吐速率。满足不了无线通信越来越高的业务处理需求。采用传统的处理器做业务处理，与物理层适配做业务拆组时，处理器响应中断的时间一般是几百微秒以上，这相当于增加了数据包在设备中的延时，无法满足大吞吐量设备的要求。

在一些可扩展处理平台中，集成有可编程逻辑FPGA(Field Programmable GateArray)与串行处理器ARM(Advanced RISC Machine)，FPGA与ARM可以通过AXI总线进行高速通信，共同进行数据包处理。目前此类处理平台可以在一定程度上提高数据包的处理速度，但是处理速度仍有待提高。

发明内容

本发明实施例提供了一种通信数据的处理方法、装置、终端及存储介质，以解决对数据包的处理速度难以满足设备需求的问题。

第一方面，本发明实施例提供了一种通信数据的处理方法，处理方法应用于处理系统，处理系统包括处理器和FPGA；

FPGA实时获取待处理数据，并将待处理数据的数据包关键信息作为第一数据包关键信息发送至处理器；

处理器基于第一数据包关键信息生成处理后的数据的数据包关键信息，并将处理后的数据的数据包关键信息作为第二数据包关键信息发送至FPGA；

FPGA基于第二数据包关键信息读取待处理数据，得到处理后的数据。

在一种可能的实现方式中，待处理数据包括待组包数据；第一数据包关键信息包括待组包数据的地址和包类型；处理后的数据包括至少一个组包后的数据包；处理后的数据的数据包关键信息包括组包后的数据包的包头、长度和地址；

处理器基于第一数据包关键信息生成处理后的数据的数据包关键信息，包括：

处理器在获取到编码序号时，基于编码序号确定组包后的数据包的长度，基于包类型、编码序号和组包后的数据包的长度生成各个组包后的数据包的包头，并基于待组包数据的地址和组包后的数据包的长度确定各个组包后的数据包的地址。

在一种可能的实现方式中，FPGA基于第二数据包关键信息读取待处理数据，得到处理后的数据，包括：

针对每个组包后的数据包，FPGA读取该组包后的数据包的包头，并基于该组包后的数据包的长度和地址读取待组包数据，得到各个组包后的数据包的数据包。

在一种可能的实现方式中，在处理器基于第一数据包关键信息生成处理后的数据的数据包关键信息之前，方法还包括：

FPGA实时获取物理层发送的编码序号，并在获取到发包指示后，将编码序号发送至处理器。

在一种可能的实现方式中，待处理数据包括至少一个接收数据包；第一数据包关键信息包括接收数据包的包头、长度和地址；处理后的数据包括重组后的数据包；处理后的数据的数据包关键信息包括重组后的数据包的包头、长度和地址；