[发明专利]显示面板及显示装置

说明书

本申请公开了一种显示面板及显示装置，该显示面板包括栅极驱动电路和多行像素电路，通过在像素电路中驱动晶体管的栅极电性连接至少一个氧化物薄膜晶体管，使得像素电路具有低漏电特性的，能够实现像素电路的低频驱动显示；在此基础上，拉长相邻两行像素电路之间的显示时间间隔至半帧时间左右，进而实现了超低频驱动显示。

技术领域

本申请涉及显示技术领域，具体涉及一种显示面板及显示装置。

背景技术

随着多媒体的发展，显示装置变得越来越重要。相应地，对各种类型的显示装置的要求越来越高，尤其是智能手机领域，超高频驱动显示、低功耗驱动显示、低频驱动显示以及超低频(10Hz以下)驱动显示都是现阶段和未来的发展需求方向。

但是，现有技术难以实现超低频驱动显示，因此，有必要提出一种可以实现超低频驱动显示的显示面板。

需要注意的是，上述关于背景技术的介绍仅仅是为了便于清楚、完整地理解本申请的技术方案。因此，不能仅仅由于其出现在本申请的背景技术中，而认为上述所涉及到的技术方案为本领域所属技术人员所公知。

发明内容

本申请提供一种显示面板及显示装置，以实现超低频显示的技术问题。

第一方面，本申请提供一种显示面板，其包括栅极驱动电路和多行像素电路，栅极驱动电路包括依次级联设置的奇数级栅极驱动单元和依次级联设置的偶数级栅极驱动单元；每行像素电路包括多个像素电路，其中，奇数行像素电路与对应的奇数级栅极驱动单元电性连接，偶数行像素电路与对应的偶数级栅极驱动单元电性连接；其中，像素电路包括驱动晶体管和至少一个氧化物薄膜晶体管，驱动晶体管的栅极与至少一个氧化物薄膜晶体管的源极/漏极中的一个电性连接。

在其中一些实施方式中，至少一个氧化物薄膜晶体管包括第一晶体管，第一晶体管的源极/漏极中的一个与驱动晶体管的栅极电性连接；像素电路还包括第二晶体管和第三晶体管，第二晶体管的源极/漏极中的一个与驱动晶体管的源极/漏极中的一个电性连接，第二晶体管的源极/漏极中的另一个与第一晶体管的源极/漏极中的另一个电性连接，第二晶体管的栅极与第N级栅极驱动单元的输出端电性连接，且第二晶体管为多晶硅薄膜晶体管；第三晶体管的源极/漏极中的一个与第一晶体管的源极/漏极中的另一个电性连接，第三晶体管的栅极与第N-2级栅极驱动单元的输出端电性连接，且第三晶体管为多晶硅薄膜晶体管。

在其中一些实施方式中，像素电路还包括第四晶体管，第四晶体管的源极/漏极的一个与第三晶体管的源极/漏极中的另一个电性连接并接入初始信号，第四晶体管的栅极与第N级栅极驱动单元的输出端或者第N-2级栅极驱动单元的输出端电性连接，且第四晶体管为多晶硅薄膜晶体管。

在其中一些实施方式中，至少一个氧化物薄膜晶体管包括第一晶体管和第二晶体管，第一晶体管的源极/漏极中的一个与驱动晶体管的栅极电性连接，第一晶体管的栅极与第N-2级栅极驱动单元电性连接，第一晶体管的源极/漏极中的一个接入初始信号；第二晶体管的源极/漏极中的一个与驱动晶体管的栅极电性连接，第二晶体管的源极/漏极中的另一个与驱动晶体管的源极/漏极中的一个电性连接，第二晶体管的栅极与第N级栅极驱动单元电性连接。

在其中一些实施方式中，奇数行像素电路或者偶数行像素电路中的一种在一帧的第一时间段中依次开始逐行显示，奇数行像素电路或者偶数行像素电路中的另一种在一帧的第二时间段中依次开始逐行显示；其中，第一时间段的开始时间早于第二时间段的开始时间。