[发明专利]一种FPGA并行仿真的海量仿真波形数据切片方法

说明书

本发明公开了一种FPGA并行仿真的海量仿真波形数据切片方法，该方法包括：设置仿真波形切分信息并将导入的FPGA项目划分为多个独立子模块，然后将对应生成的FPGA位流下载至FPGA上并行仿真；选择调试信号并将仿真波形数据缓存至DDR内存中；访问仿真波形数据并生成索引文件，并将转存为VCD仿真波形切片文件与索引文件一起进行保存；解析索引文件得到调试信号列表；选择需要还原的调试信号即可还原出仿真波形。本发明基于调试信号的功能模块及时间轴将海量仿真波形文件切分为大量微型文件并通过创建索引将微型文件组织起来，聚焦于调试所需信号及时段，滤除大量冗余数据，降低对网络带宽和CPU处理速度的要求，从而降低了还原仿真波形的时延，提高了调试效率。

技术领域

本发明涉及计算机程序数据处理技术领域，具体而言，涉及一种FPGA并行仿真的海量仿真波形数据切片方法。

背景技术

现有技术中，FPGA(Field Programmable Gate Array，现场可编辑逻辑门阵列)仿真的仿真波形通常采用VCD格式(Value Change Dump，它是IEEE1364标准(Verilog HDL语言标准)中定义的一种ASCII文件，是一种通用的文件格式)进行记录，VCD格式文件是IEEE1364标准(Verilog HDL语言标准)中定义的一种ASCII文件(ASCII File文件，指含有用标准ASCII字符集编码的字符的数据和文本文件)，其记录了信号的完整变化信息，可以用VCD格式文件来再现仿真。因为VCD格式是Verilog HDL语言标准的一部分，因此所有的Verilog的仿真器都能够查看VCD格式文件。VCD格式文件通常由三部分组成：头信息区、节点信息区及数值变化区，其中头信息区包括VCD产生日期、仿真器版本以及仿真时间精度等信息；节点信息区主要记录了哪些变量信号将被记录在VCD中以及在VCD中对应这些变量信号的标识符；数值变化区主要记录那些随着仿真时间推移发生变化的变量信号。一般而言，VCD仅记录信号的变化，因此需要创建检查点，在检查点记录所有要被记录的信号以为基准，VCD数值变化区起始位置默认会创建检查点记录所有要被记录的信号之初始值。再现仿真需从检查点开始顺序解析还原波形数据，而无法随机访问以获得仿真波形数据。

FPGA并行仿真时，将用户设计划分成子设计分布到多块FPGA上运行，在每块FPGA都将配备DDR(Double Data Rate SDRAM，双倍速率SDRAM)内存，仿真波形数据先缓存在几十上百块FPGA标配的DDR内存中，待仿真完成后利用全局时钟时间戳校准合并重整后转存为VCD格式仿真波形文件保存在服务端，用户需通过网络下载至本地显示及分析处理。

FPGA并行仿真将产生海量仿真波形数据，按业界通行做法，仿真需记录至少1ms内(通常间隔为1ns)信号的变化，哪怕带宽一位的信号所记录二进制数据量就达1M位以上，而一次仿真往往需观察数千位信号波形，记录的VCD仿真波形文件多达几十GB，而且大规模FPGA并行仿真时，仿真波形文件存储在服务端，访问速度受制于网络带宽，超大型仿真波形文件的分析处理及显示的主要问题在于时延，当前主流仿真器/仿真波形工具处理此类仿真波形文件数据都需要等待几十分钟至数小时不等，其原因在于网络速度瓶颈及CPU性能瓶颈，无论是下载还是顺序解析超大型仿真波形文件都需要大量时间。

鉴于此，研究一种降低时延以提高调试效率的FPGA并行仿真的海量仿真波形数据切片方法是本领域技术人员亟需解决的技术问题。

发明内容

鉴于此，本发明提出了一种FPGA并行仿真的海量仿真波形数据切片方法，以克服当前仿真波形文件访问速度和分析处理时延的问题，该方法能够降低还原仿真波形的时延，有效提高了调试效率。

本发明提出的FPGA并行仿真的海量仿真波形数据切片方法，包括：

S1、设置仿真波形切分信息并导入FPGA项目，将导入的FPGA项目划分为多个独立子模块并逐一生成FPGA位流，然后将所生成的FPGA位流分别下载至全局时钟信号同步的FPGA上并行仿真，其中仿真波形切分信息包括RLM划分、时间轴切分粒度和仿真文件保存路径；