[发明专利]一种用于存算融合式处理器架构的定点数据动态截位方法

说明书

本发明公开了一种用于存算融合式处理器架构的定点数据动态截位方法，将输入的定点数据d_in中的截位数据d_cut，根据舍入模式向定点数据d_in高位的有效数据d_valid进行舍入进位处理，再对舍入进位处理后的精确值d_precise的低out_w位进行饱和处理后输出，得到定点数据d_in截位后的输出值d_out；舍入进位处理由定点数据d_in的二进制整数部分加上进位值完成，进位值由二进制小数部分与特殊值相加形成，不同舍入模式对应不同特殊值。本发明兼容IEEE 754中的五种标准舍入模式，解决了现有定点数据截位方法定点舍入模式单一的问题。

技术领域

本发明涉及定点数据截位处理技术领域，尤其是一种用于存算融合式处理器架构的定点数据动态截位方法。

背景技术

数字信号处理(DSP)技术的不断发展，具有高速的数据处理能力和强大的指令系统，能够快速、实时地实现各种数字信号处理运算，在各个领域得到应用。定点DSP芯片相较于浮点DSP芯片，还具有价格较低、运算速度较快、占用内存单元较少等特点，应用更为广泛。

定点DSP芯片的处理器架构内部采用二进制补码表示数据，若不经过特殊处理，数据就是定点形式。在数字信号处理过程中，大量乘、加运算会导致数据位宽的增加，从而需要增加硬件逻辑单元数量，需要对数据进行截位。

目前，在定点数据截位电路中，为提高有效数据的精度，还需对截掉的尾数进一步进行舍入处理，而现有定点数据截位电路存在定点舍入模式单一的缺点。此外，现有的定点数据截位采用截取位宽固定的静态截位方式，当截取位宽需要根据需求变化时，便无法满足需求，存在不具有可扩展性、通用性低的缺点。

发明内容

针对现有定点数据截位处理方式存在的上述问题，本发明提供了一种用于存算融合式处理器架构的定点数据动态截位方法。

一种用于存算融合式处理器架构的定点数据动态截位方法，将输入的定点数据d_in中的截位数据d_cut，根据舍入模式向定点数据d_in高位的有效数据d_valid进行舍入进位处理，再对舍入进位处理后的精确值d_precise的低out_w位进行饱和处理后输出，得到定点数据d_in截位后的输出值d_out。

进一步的，舍入进位处理由定点数据d_in的二进制整数部分加上进位值完成，进位值由二进制小数部分与特殊值相加形成，不同舍入模式对应不同特殊值。

进一步的，舍入进位处理具体包括以下步骤：

步骤A1，将定点数据d_in算术右移cut_n位，并在高位补上定点数据d_in的符号位，得到有效数移位值d_arsht，其中cut_n为截取位宽；

步骤A2，将定点数据d_in的低cut_max位逻辑左移cut_max-cut_n位，低位补0，得到的截位值d_llsht，其中cut_max＝in_w-out_w为最大截取位宽，in_w为输入位宽，out_w为输出位宽；

步骤A3，对截位值d_llsht进行数据压缩，将其从cut_max位压缩至2位，得到截位压缩值d_cut_zip，压缩算法为d_cut_zip[1]＝d_llsht[cut_max-1]，d_cut_zip[0]等于d_llsht低cut_max-1位数据进行位或运算的结果值；

步骤A4，将截位压缩值与特殊值相加，得到进位值(0或1)；

步骤A5，将有效数移位值d_arsht与进位值相加，得到精确值d_precise。

进一步的，饱和处理方式为：

当精确值d_precise为正数且其值超出out_w位所能表示的正数范围时，则发生上溢，输出值d_out等于out_w位的011…1；