[发明专利]一种高斯信道模拟电路及方法在审
| 申请号： | 202210033259.0 | 申请日： | 2022-01-12 |
| 公开（公告）号： | CN114553325A | 公开（公告）日： | 2022-05-27 |
| 发明（设计）人： | 付祥旭;王家豪;李盈玉;陈振兴 | 申请（专利权）人： | 中国地质大学（武汉） |
| 主分类号： | H04B17/00 | 分类号： | H04B17/00;H04B17/391 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 430000 湖*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 信道 模拟 电路 方法 | ||
1.一种高斯信道模拟电路，其特征在于，包括：计算模块、线性反馈移位寄存器单元(11)、第一F函数值存储器(21)、第二F函数值存储器(22)、第三F函数值存储器(23)、第四F函数值存储器(24)、第五F函数值存储器(25)、多路选择器(26)、G函数值存储器(31)、FG乘法器(41)、符号反转器(51)和迭代累加器(61)；
所述线性反馈移位寄存器单元(11)包括多个LFSR寄存器；
所述计算模块与所述第一F函数值存储器(21)、所述第二F函数值存储器(22)、所述第三F函数值存储器(23)、所述第四F函数值存储器(24)、所述第五F函数值存储器(25)和所述G函数值存储器(31)均电性连接；
所述线性反馈移位寄存器单元(11)与所述计算模块、所述第一F函数值存储器(21)、所述第二F函数值存储器(22)、所述第三F函数值存储器(23)、所述第四F函数值存储器(24)、所述第五F函数值存储器(25)、所述G函数值存储器(31)和所述符号反转器(51)均电性连接；
所述第一F函数值存储器(21)、所述第二F函数值存储器(22)、所述第三F函数值存储器(23)、所述第四F函数值存储器(24)和所述第五F函数值存储器(25)均与所述多路选择器(26)电性连接，所述多路选择器(26)与所述FG乘法器(41)电性连接，所述FG乘法器(41)与所述G函数值存储器(31)和所述符号反转器(51)电性连接，所述符号反转器(51)与所述迭代累加器(61)电性连接。
2.根据权利要求1所述的高斯信道模拟电路，其特征在于，所述LFSR寄存器包括：第一触发单元、第二触发单元、第三触发单元、第四触发单元和第五触发单元；
所述第一触发单元、所述第二触发单元和所述第五触发单元串联连接；
所述第二触发单元、所述第三触发单元、所述第四触发单元和所述第五触发单元之间相互并联；
所述第一触发单元包括：触发器(211)和加法器(221)，所述触发器(211)与所述加法器(221)串联连接；
所述第二触发单元包括：触发器(212)；
所述第三触发单元包括：触发器(213)和加法器(222)，所述触发器(213)与所述加法器(222)串联连接；
所述第四触发单元包括：触发器(214)和加法器(223)，所述触发器(214)与所述加法器(223)串联连接；
所述第五触发单元包括：触发器(215)和加法器(224)，所述触发器(215)与所述加法器(224)串联连接。
3.根据权利要求1所述的高斯信道模拟电路，其特征在于，所述第一F函数值存储器(21)、所述第二F函数值存储器(22)、所述第三F函数值存储器(23)、所述第四F函数值存储器(24)和所述第五F函数值存储器(25)的读取地址均为4bit二进制数，输出的F函数值均为9bit二进制数，其中小数位是7位，整数位是2位。
4.根据权利要求1所述的高斯信道模拟电路，其特征在于，所述G函数值存储器(31)的读取地址为8bit二进制数，输出的G函数值为8bit二进制数，其中小数位是7位，整数位是1位。
5.根据权利要求1所述的高斯信道模拟电路，其特征在于，所述FG乘法器(41)输出的相乘结果为9bit二进制数，其中小数位是6位，整数是3位。
6.根据权利要求1所述的高斯信道模拟电路，其特征在于，所述符号反转器(51)对所述FG乘法器(41)输出的相乘结果赋予随机符号。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国地质大学（武汉），未经中国地质大学（武汉）许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202210033259.0/1.html，转载请声明来源钻瓜专利网。
