[发明专利]通过准概率分解的容错T门

说明书

使用准概率分解方法，将量子误差校正和量子误差减轻相结合的技术被用于以低采样开销模拟容错T门。在一些实施例中，可使用两个逻辑位和减少对魔幻态提取的需要且因此具有低取样开销的魔幻态准备来模拟T门。或者，可基于对表面码执行的码变形来模拟T门。基于学习的逻辑错误率使用准概率分解从T门去除噪声。

技术领域

本主题公开涉及量子计算，并且更具体地，涉及用于促进量子计算设备中的错误减轻的技术。

发明内容

以下给出了概述以提供对本发明的一个或多个实施例的基本理解。本概述不旨在标识关键或重要元素，或描绘特定实施例的任何范围或权利要求的任何范围。其唯一目的是以简化形式呈现概念，作为稍后呈现的更详细描述的序言。在本文描述的一个或多个实施例中，描述了促进量子计算设备的错误缓解的系统、设备、计算机实现的方法和/或计算机程序产品。

根据实施例，一种系统可以包括：模拟组件，其使用被编码成纠错码的逻辑量子位以及魔幻态(magic state)或表面代码的代码变形中的至少一个来模拟编码的T门；以及校正组件，其使用准概率分解来校正编码的T门上的噪声。

根据另一实施例，一种计算机实现的方法可以包括：由系统使用被编码成纠错码的逻辑量子位以及表面代码的魔幻态或代码变形中的至少一个来模拟编码的T门；以及由系统使用准概率分解来校正编码的T门上的噪声。

根据另一实施例，计算机程序产品可以包括具有程序指令的计算机可读存储介质。所述程序指令可由处理器执行以使所述处理器使用被编码成纠错码的逻辑量子位以及表面代码的魔幻态或代码变形中的至少一者来模拟编码T门；以及由处理器使用准概率分解来校正编码的T门上的噪声。

附图说明

图1示出了使用魔幻态和仅Clifford运算的T门的示例性非限制性实现。

图2示出了可以构造容错(fault-tolerant)T门的示例性非限制性系统的框图。

图3是噪声T门的表示，其可以被认为等同于其上存在噪声N的理想T门。

图4是示出准概率分解方法的示例非限制性电路的表示。

图5a是对于ε_i＝ε₁＝0和ε₂＝ε的情况，经由表面编码T门模拟方法的采样开销γ(sampling overhead)作为物理错误率ε的函数的曲线图。

图5b是对于ε_i＝ε₁＝ε₂/10和ε₂＝ε的情况，经由表面编码T门模拟方法的采样开销γ作为物理错误率ε的函数的曲线图。

图6示出了通过代码变形的容错T门的实现。

图7是示例5x5表面编码的表示。

图8示出了用于使用代码变形来实现容错T门的示例性非限制性序列。

图9示出了可以创建容错T门的示例性、非限制性计算机实现的方法的流程图。

图10示出了其中可促进此处所描述的一个或多个实施例的示例、非限制性操作环境的框图。

图11描绘了根据本文描述的一个或多个实施例的云计算环境。

图12描绘了根据本文描述的一个或多个实施例的抽象模型层。

具体实施方式

以下详细描述仅是说明性的，并且不旨在限制实施例和/或实施例的应用或使用。此外，并不意图受前面的背景技术或发明内容部分或具体实施方式部分中呈现的任何明示或暗示的信息的约束。

现在参考附图描述一个或多个实施例，其中相同的附图标记始终用于表示相同的元件。在以下描述中，出于解释的目的，阐述了许多具体细节以便提供对一个或多个实施例的更透彻理解。然而，在各种情况下，显然可在没有这些特定细节的情况下实践所述一个或一个以上实施例。

传统的计算机对二进制数字(或比特)进行操作，该二进制数字将信息存储或表示为二进制状态以执行计算和信息处理功能。相反，量子计算设备对量子比特(或量子位)进行操作，量子比特将信息存储或表示为二进制状态和二进制状态的叠加两者。为此，量子计算设备利用量子力学现象，诸如纠缠和干扰。