[发明专利]用于数字像素传感器的系统、方法、设备和数据结构

权利要求书

1.一种成像系统，包括：

有源像素；以及

后端模数转换ADC存储电路，其分别耦合至所述有源像素，

所述后端ADC存储电路包括：比较器，其操作性地耦合至所述有源像素并被配置成用于接收所述有源像素的输出；

写入控制电路；

ADC存储器，其可操作地耦合到所述写入控制电路；以及

状态锁存器，其可操作地耦合到所述写入控制电路，所述状态锁存器被配置为控制对所述ADC存储器的写入是启用还是停用。

2.根据权利要求1所述的成像系统，其特征在于，使用所述状态锁存器来控制由所述成像系统执行的ADC操作，所述状态锁存器被配置成用于输出1位布尔控制信号以控制所述ADC操作。

3.根据权利要求2所述的成像系统，其特征在于，所述ADC操作包括时间戳ADC操作、高转换增益ADC操作或低转换增益ADC操作中的至少一者。

4.根据权利要求1所述的成像系统，其特征在于，从所述状态锁存器输出的控制信号通过翻转可操作地耦合到所述ADC存储器的字线来控制对所述ADC存储器的写入是启用还是停用。

5.根据权利要求1所述的成像系统，其特征在于，所述写入控制电路包括：

正反馈电路，其被配置成用于接收来自所述比较器的输出作为第一输入并接收所述正反馈电路的输出作为第二输入。

6.根据权利要求5所述的成像系统，其特征在于，所述正反馈电路包括反相器。

7.根据权利要求5所述的成像系统，其特征在于，所述写入控制电路包括：

初始化电路，其包括一对晶体管，该对晶体管被配置作为与非门。

8.根据权利要求7所述的成像系统，其特征在于，当所述正反馈电路的输出是第一值时，所述正反馈电路处于锁定状态。

9.根据权利要求8所述的成像系统，其特征在于，所述初始化电路被配置为使用从所述状态锁存器输出的控制信号来释放所述正反馈电路的所述锁定状态。

10.根据权利要求1所述的成像系统，其特征在于，所述写入控制电路包括：

正反馈电路，其包括与所述比较器的输出相关联的第一晶体管以及与所述正反馈电路的输出相关联的第二晶体管；以及

初始化电路,其包括由第三晶体管和第四晶体管形成的晶体管对。

11.根据权利要求10所述的成像系统，其特征在于，

对于所述第一晶体管的栅极的逻辑状态或所述第二晶体管的栅极的逻辑状态为高，所述写入控制电路的输出为第一值；且

对于所述第三晶体管的栅极的逻辑状态和所述第四晶体管的栅极的逻辑状态均为低，所述写入控制电路的输出为第二值。

12.根据权利要求10所述的成像系统，其特征在于，

对于所述第三晶体管的栅极的逻辑状态或所述第四晶体管的栅极的逻辑状态为高，所述写入控制电路的输出为第一值；

或者，对于所述第三晶体管的栅极的逻辑状态和所述第四晶体管的栅极的逻辑状态均为低，所述写入控制电路的输出为第二值。

13.一种成像系统的后端模数转换(analog-to-digital conversion，ADC)存储电路，所述后端ADC存储电路包括：

比较器，其操作性地耦合至所述有源像素并被配置成用于接收所述有源像素的输出；

写入控制电路；

ADC存储器，其可操作地耦合到所述写入控制电路；以及

状态锁存器，其可操作地耦合到所述写入控制电路，所述状态锁存器被配置为控制对所述ADC存储器的写入是启用还是停用。