[实用新型]一种实时更新编码型闪快记忆体

权利要求书

1.一种实时更新编码型闪快记忆体，其特征在于：它包括上位机(1)和电路板(2)，上位机(1)和电路板(2)之间通过串口通信方式通信；

所述上位机(1)包括码流程序文件(11)、人机界面(12)、串口驱动(13)、串口收发模块(14)，人机界面(12)的指令下发需更新的码流程序文件(11)，并且依次通过串口驱动(13)、串口收发模块(14)与电路板(2)连接，发送码流数据指令；

所述电路板(2)包括接口单元(21)、Flash储存单元(22)、FPGA单元控制和数据中心(23)，接口单元(21)与串口收发模块(14)连接，接口单元(21)接收码流数据指令并向FPGA单元控制和数据中心(23)输送，FPGA单元控制和数据中心(23)和Flash储存单元(22)相连接，FPGA单元控制和数据中心(23)识别码流数据指令后更新到Flash储存单元(22)中完成串口更新程序过程；

所述Flash储存单元(22)包括一号Flash(221)和二号Flash(222)，一号Flash(221)储存初始化程序文件，二号Flash(222)储存UarttoSPI数据换模块(232)更新的码流程序文件。

2.根据权利要求1所述的实时更新编码型闪快记忆体，其特征在于：所述串口通信方式采用的串口为rs232串口或rs485串口或can串口。

3.根据权利要求2所述的实时更新编码型闪快记忆体，其特征在于：所述FPGA单元控制和数据中心(23)中包括指令解析模块(231)和UarttoSPI数据换模块(232)；指令解析模块(231)可将uart格式的码流数据指令解析；UarttoSPI数据换模块(232)可将uart格式的码流数据转化为SPI接口输出至Flash储存单元(22)。

4.根据权利要求3所述的实时更新编码型闪快记忆体，其特征在于：所述电路板(2)还包括辅助电路单元(24)，辅助电路单元(24)与FPGA单元控制和数据中心(23)相连接。