[发明专利]基于MAGIC的非易失计数器及计数方法

说明书

本申请提供了一种基于MAGIC的非易失计数器及计数方法，计数器包括：一条延迟线和多个顺序排列连接的计数单元；每个计数单元均包括：MAGIC逻辑门电路；除最高位的其它每个计数单元还包括：与MAGIC逻辑门电路连接的两个控制信号产生电路；延迟线用于向每个控制信号产生电路输出特定步骤对应的初始信号，以使每个控制信号产生电路向下一位计数单元中的MAGIC逻辑门电路输出特定步骤对应的控制信号；延迟线，还用于向每个MAGIC逻辑门电路输出除特定步骤的其它步骤对应的控制信号；每个计数单元通过MAGIC逻辑门电路，根据各步骤对应的控制信号和施加电压执行计数单元对应的各步骤，以实现二进制计数及计数结果的存储。本申请能够实现非易失计数，且计数步骤简单。

技术领域

本申请涉及电路与系统技术领域，尤其是涉及一种基于MAGIC的非易失计数器及计数方法。

背景技术

忆阻器是表征电荷和磁通量之间关系的基本电路元件，它的电阻状态根据所施加的激励(电压或电流)而变化，并且在激励撤销时保持不变。根据这些性质，设计了很多运用忆阻器实现逻辑运算的方法。根据逻辑单元中的输入和输出的表现形式，忆阻器逻辑大致可以分为两类：一个是非状态逻辑，包括电阻阈值逻辑(Resistive threshold logic,RTL)，忆阻比率逻辑(Memristor Ratioed Logic,MRL)等，输入和输出至少有一个用电压表示；另一个是有状态逻辑，包括实质蕴涵逻辑(IMPLY,IMP)，忆阻器辅助逻辑(Memristor-Aided LoGIC,MAGIC)等，逻辑门的输入和输出分别为以阻态的形式存储在忆阻器中。因此，有状态逻辑在逻辑级联和非易失性方面更有优势。

计数器是数字系统中的基本电路，基于互补金属氧化物半导体(ComplementaryMetal Oxide Semiconductor,CMOS)的传统计数器在断电后不能保持计数数据，但是在某些重要场合，希望保留计数数据，例如电源周期、工作时间等。为了解决这个问题，使用EEPROMS设计基于CMOS的计数器需要大量的面积和功率。设计基于忆阻器的计数器，是实现计数器输出结果非易失，减少计数器面积、功耗的另一种重要方案。

设计基于忆阻器的计数器，目前有两种不同的方法。一种是基于MRL设计的计数器，它在功耗和面积方面具有优势，但仍未实现输出结果非易失。另一种是基于IMP的计数器，它的输出是非易失性的，但其操作非常复杂。

发明内容

本申请的目的在于提供一种基于MAGIC的非易失计数器及计数方法，能够通过较少的操作步骤和相对简单的结构，实现输出结果的非易失，与传统解决方案相比，可以有效降低外部资源的成本。

第一方面，本申请实施例提供一种基于MAGIC的非易失计数器，该计数器包括：一条延迟线和多个顺序排列连接的计数单元；每个计数单元均包括：MAGIC逻辑门电路；除最高位计数单元的其它每个计数单元还包括：与MAGIC逻辑门电路连接的两个控制信号产生电路；延迟线分别与每个控制信号产生电路、每个MAGIC逻辑门电路连接；延迟线用于向每个控制信号产生电路输出特定步骤对应的初始信号，以使每个控制信号产生电路将初始信号，转化为特定步骤对应的控制信号向下一位计数单元中的MAGIC逻辑门电路输出；延迟线，还用于向每个MAGIC逻辑门电路输出除特定步骤的其它步骤对应的控制信号；每个计数单元通过MAGIC逻辑门电路，根据各步骤对应的控制信号和施加电压执行计数单元对应的各步骤，以实现二进制计数及计数结果的存储。

进一步地，上述每个控制信号产生电路均包括：中间状态忆阻器和外围电路；中间状态忆阻器的一端连接延迟线的输出端；中间状态忆阻器的另一端连接外围电路；除最高位计数单元的其它每个计数单元，均通过两个控制信号产生电路中的中间状态忆阻器和外围电路，输出下一位计数单元的前两个步骤分别对应的控制信号。