[发明专利]面向宽带卫星接入的时域并行Volterra均衡器、均衡方法及终端

权利要求书

1.一种时域并行Volterra均衡方法，其特征在于，所述时域并行Volterra均衡方法包括以下步骤：

步骤一，对输入数据进行移位寄存，输出至抽头系数更新模块，导频有效时缓存当前寄存器的数据；

步骤二，基于LMS算法根据所述缓存的寄存器数据进行串行抽头系数更新；

步骤三，对所述输入数据寄存器进行延时，根据更新后的抽头系数进行并行滤波，获得均衡后的输出数据。

2.如权利要求1所述时域并行Volterra均衡方法，其特征在于，所述步骤一中的对输入数据进行移位寄存，输出至抽头系数更新模块，导频有效时缓存当前寄存器的数据包括：

(1)将输入数据送至长度为M+1的两路并行移位寄存器中，传输至抽头系数更新模块；

(2)将所述寄存器数据输入导频缓存单元，判断导频使能是否有效，若无效则继续输入数据，若有效则实行步骤(2)。

3.如权利要求1所述时域并行Volterra均衡方法，其特征在于，所述步骤一中的对输入数据进行移位寄存，输出至抽头系数更新模块，导频有效时缓存当前寄存器的数据具体包括：

将并行移位寄存器中的[M+1:2]及[M:1]数据同时写入缓存RAM，设置第一标志位flag1，导频使能有效时flag1取反；

当第一标志位flag1有效时，缓存RAM的读地址增加，读取[M+1:2]数据；所述标志位flag1无效时，读取[M:1]数据，完成并行写入和串行读出。

4.如权利要求1所述时域并行Volterra均衡方法，其特征在于，所述步骤二中的基于LMS算法根据所述缓存的寄存器数据进行串行抽头系数更新包括：

(1)串行读出所述缓存的移位寄存器数据，并与当前抽头寄存器数据相乘；

(2)对步骤(1)所述相乘累加的结果进行硬判决，得到当前误差值；

(3)将步骤(1)所述缓存的移位寄存器数据送入延迟单元，与当前误差值及步长因子相乘，累加至抽头系数寄存器，进行抽头系数更新，将更新后的抽头系数输出至并行数据滤波模块，同时执行步骤(1)；

其中，所述移位寄存器数据与抽头寄存器相乘的计算公式为：

y(n)＝W(n)^HX(n)；

所述硬判决的计算公式为：

e(n)＝d(n)-y(n)；

所述抽头系数更新方式基于LMS自适应算法，计算公式为：

W(n+1)＝W(n)+μX(n)e^*(n)；

式中，X(n)为n时刻输入信号向量，W(n)为n时刻自适应滤波器的抽头权向量，W(n)的长度为M，μ为步长因子。

5.如权利要求1所述时域并行Volterra均衡方法，其特征在于，所述步骤三中的对所述输入数据寄存器进行延时，根据更新后的抽头系数进行并行滤波，获得均衡后的输出数据包括：

(1)对步骤二所述抽头系数进行串并转换，输出两路并行抽头系数；

(2)对步骤一所述并行移位寄存器内数据进行延时，并将延时后的两路数据和步骤(1)所述并行抽头系数分别进入两个相乘累加模块，得到两路并行输出数据。

6.如权利要求1所述时域并行Volterra均衡方法，其特征在于，所述步骤三中的对所述输入数据寄存器进行延时，根据更新后的抽头系数进行并行滤波，获得均衡后的输出数据具体包括：

所述串并转换模块设置第二标志位flag2，在抽头更新模块输出的有效使能到来时，所述flag2取反；第二标志位flag2有效时，缓存RAM写地址增加，抽头系数寄存器写入RAM写端口高位；第二标志位flag2无效时，抽头系数寄存器写入RAM写端口地位；对缓存RAM进行并行数据读出，读出地址持续两次读出有效使能，完成串行写入和并行读出；

所述对并行移位寄存器进行时延，时延长度N由更新一次抽头系数的时延决定；并行移位寄存器内[M+1:2]及[M:1]数据分别与两路并行抽头系数相乘累加，共需2M个复数乘法器。