[发明专利]一种用于激光锁相的高速低延迟数字PID电路及其工作方法

权利要求书

1.一种用于激光锁相的高速低延迟数字PID电路的工作方法，其特征在于，包括如下步骤：

S1：获取输入信号，对所述输入信号进行预处理得到误差信号；

S2：锁定所述误差信号，同时根据所述误差信号计算PID系数；

S3：根据所述PID系数进行PID控制，得到控制信号，对所述控制信号进行处理后输出至待锁激光器；

S4：判断所述输入信号是否发生变化，若是，则重新获取误差信号，否则返回至步骤S3，直至结束。

2.根据权利要求1所述的一种用于激光锁相的高速低延迟数字PID电路的工作方法，其特征在于，所述获取输入信号，对所述输入信号进行预处理得到误差信号的具体方法为：获取两台激光器的频率差信号，将所述频率差信号转换为相位信息后进行数模转换得到误差信号。

3.根据权利要求1所述的一种用于激光锁相的高速低延迟数字PID电路的工作方法，其特征在于，根据所述误差信号计算PID系数的具体方法为：

S21：根据比例系数进行乘法运算得到比例部分系数；

S22：对误差信号进行加法运算得到加法运算结果，将积分系数所述加法运算结果进行相乘得到积分部分系数；

S23：对当前的误差信号和前一周期的误差信号进行差值运算得到差值运算结果，并将差值运算结果与微分系数进行相乘继而得到微分部分系数；

S24：将所述比例部分系数、积分部分系数和微分部分系数相集合并输出。

4.根据权利要求1所述的一种用于激光锁相的高速低延迟数字PID电路的工作方法，其特征在于，所述根据所述误差信号计算PID系数的计算过程由控制器调用内部DSP完成。

5.根据权利要求1所述的一种用于激光锁相的高速低延迟数字PID电路的工作方法，其特征在于，对所述控制信号进行处理包括将控制信号进行模-数转换及电压-电流转换后输出。

6.根据权利要求1所述的一种用于激光锁相的高速低延迟数字PID电路的工作方法，其特征在于，还包括存储工作过程中不同误差信号对应的PID系数。

7.一种用于实施权利要求1-6中任一项所述方法的高速低延迟数字PID电路，其特征在于，包括顺次连接的集成鉴相器、数模转换器、FPGA、数字PID、模数转换器及电压-电流转换器，其中，集成鉴相器、数模转换器、数字PID、模数转换器及电压-电流转换器顺次连接，所述FPGA与数字PID连接；

所述集成鉴相器，用于获取两台激光器的频率差信号并将所述频率差信号转换为相位信息；

所述数模转换器，用于对所述相位信息进行数模转换得到误差信号；

所述FPGA，用于锁定所述误差信号，同时根据所述误差信号计算PID系数；同时，所述FPGA用于实时判断所述输入信号是否发生变化；

所述数字PID，用于根据所述PID系数进行PID控制，得到控制信号；

所述模数转换器，用于将所述控制信号转换为数字信号；

所述电压-电流转换器，用于将所述数字信号进行电压-电流转换并将转换结果输出至待锁激光器进行锁相控制。

8.根据权利要求7所述的高速低延迟数字PID电路，其特征在于，所述数字PID包含于FPGA内部，所述FPGA还包括用于与上位机进行信息交互的通信模块。

9.根据权利要求7所述的高速低延迟数字PID电路，其特征在于，所述集成鉴相器、FPGA、模数转换器及电压-电流转换器的单个时钟周期为5ns，所述数模转换器的单个时钟周期为8ns。