[发明专利]嵌入式控制电路、控制方法、装置及芯片

说明书

本申请涉及计算机技术领域，公开了一种嵌入式控制电路、控制方法、装置及芯片。该方法包括：当嵌入式控制电路上电时，获取处理器发送的获取程序指令的请求；判断指令缓存模块中是否存在与请求对应的程序指令；若指令缓存模块中存在与请求对应的程序指令，则将程序指令发送给处理器以响应所述请求；若指令缓存模块中不存在与请求对应的程序指令，则从非易失性存储模块中获取存储有程序指令的存储块，将存储块添加入指令缓存模块中，同时将程序指令发送给处理器以响应所述请求。通过上述方式，本申请能够加快启动速度，降低安全风险。

技术领域

本申请涉及计算机技术领域，特别是涉及一种嵌入式控制电路、控制方法、装置及芯片。

背景技术

计算机通常有处理器、存储器、显示器、人机接口(键盘、鼠标、音频等)组成。计算机的处理器(CPU)运行速度高，对高速设备访问，访问速度快。但CPU对低速设备的访问，比如键盘、GPIO等，由于低速设备响应速度慢，会拉低CPU的运行速度。通常的解决方法是设计一个嵌入式控制器(Embedded Controller，简称EC)，放置在计算机主板上，用于管理计算机的低速设备。把CPU对慢速设备的访问，重映射成CPU和EC芯片访问。这样，把慢速设备访问交给EC芯片，保证CPU全速运行，保证计算机性能。

背景技术中EC芯片的技术架构，通常有处理器、总线矩阵、片内随机存储(SRAM)、安全模块和外围接口组成。这种架构中存储器只有随机存储(RAM)，没有非易失存储(ROM)。这种架构的上电启动速度慢且安全风险高。

发明内容

本申请提供一种嵌入式控制电路、控制方法、装置及芯片，能够加快上电启动速度，降低安全风险。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种嵌入式控制电路的控制方法，所述嵌入式控制电路包括处理器、非易失性存储模块以及连接所述处理器、所述非易失性存储模块的指令缓存模块，所述控制方法包括：

当所述嵌入式控制电路上电时，获取所述处理器发送的从所述非易失性存储模块获取程序指令的请求；

判断所述指令缓存模块中是否存在与所述请求对应的程序指令；

若所述指令缓存模块中存在与所述请求对应的程序指令，则将所述程序指令发送给所述处理器以响应所述请求。

根据本申请的一个实施例，所述判断所述指令缓存模块中是否存在与所述请求对应的程序指令之后，还包括：

若所述指令缓存模块中不存在与所述请求对应的程序指令，则从所述非易失性存储模块中获取存储有所述程序指令的存储块，将所述存储块添加入所述指令缓存模块中，并将所述程序指令发送给所述处理器以响应所述请求。

根据本申请的一个实施例，所述从所述非易失性存储模块中获取存储有所述程序指令的存储块，将所述存储块添加入所述指令缓存模块中之后，还包括：

生成与所述程序指令对应的第一地址，作为所述程序指令存在所述指令缓存模块的标识；

将所述第一地址存储到预设的地址列表中。

根据本申请的一个实施例，所述判断所述指令缓存模块中是否存在与所述请求对应的程序指令包括：

获取与所述请求对应的第二地址并检测所述地址列表中是否存在与所述第二地址相同的第一地址；

若所述地址列表中存在与所述第二地址相同的第一地址，则判定所述指令模块中存在与所述请求对应的程序指令；

若所述地址列表中不存在与所述第二地址相同的第一地址，则判定所述指令模块中不存在与所述请求对应的程序指令。

根据本申请的一个实施例，所述从所述非易失性存储模块中获取存储有所述程序指令的存储块，将所述存储块添加入所述指令缓存模块中还包括：