[发明专利]一种基于ZYNQ的人脸检测识别加速装置和方法

说明书

本发明公开了一种基于ZYNQ的人脸检测识别加速装置和方法，加速装置包括图像采集系统，ZYNQ系列芯片，FPGA可编程逻辑门电路，图像显示系统，图像存储传输系统，人脸检测算法加速系统，人脸识别算法加速系统，智能供电系统，在ZYNQ中可运行的可操作系统；图像采集系统包括图像接收模块、图像处理模块和图像输出模块，接收模块连接所述采集芯片的输出端口，处理模块连接所述接收模块的输出端口，输出模块连接所述处理模块的输出端口，数据传输系统连接所述图像存储传输系统。本发明采用软硬协同设计的思想，在ZYNQ架构中利用异构加速，面积换取时间，利用ARM调度加速器，从而在便于携带的前提下，实现保证功耗的基础上的更好加速效果。

技术领域

本发明涉及人工智能技术领域，具体为一种基于ZYNQ的人脸检测识别加速装置和方法。

背景技术

近年来，随着人工智能技术的持续发展和数据量的爆发式增长，以卷积神经网络（CNIN）为代表的深度学习技术被广泛运用到视觉分析（目标检测、分类、跟踪）等类人脑认知任务中，并取得了令人瞩目的成果。由于应用场景的复杂度与日俱增，网络模型的结构变得越来越复杂、深度也在不断增加，给通用计算平台的实时处理带来了非常严峻的挑战。

针对嵌入式平台苛刻的性能、能效要求，使得卷积神经网络在移动端的部署受到巨大的限制。在这种计算需求下，基于专用集成电路（ASIC）和现场可编程门阵列（FPGA）的硬件加速方法已普遍应用到对卷积神经网络的硬件加速部署中。FPGA由于其具有高并行度、可配置、灵活度高和低功耗等优势，是一个更合适的硬件加速平台。与传统大数据算法相似的是，卷积神经网络兼具计算密集性和访存密集性，而FPGA平台本身计算资源和存储资源都有限，在实际应用中对卷积神经网络的前馈计算实时性要求又非常高，因此如何采用FPGA来加速卷积神经网络的前馈计算效率也是一个亟待解决的问题。

早期部署在FPGA上的卷积神经网络主要集中在卷积计算单元的高效实现上，MAPLE是针对卷积神经网络的核心矩阵、向量算子进行加速，并尝试通过片上缓存暂存中间结果来减小片外访存开销；Caffeine通过将全连接层的计算转化为卷积计算来实现对网络模型的加速，但该加速器的设计空间搜索只面向特定的硬件平台。也有研究人员采用向量内积、二维脉动阵列来优化卷积计算过程中的数据流动，通过矩阵变换的Wingograd算法也被引入到卷积神经网络的硬件部署中以减少卷积计算过程中的乘法数量。

总的来说，主流的基于FPGA的卷积神经网络硬件加速器主要通过高层次综合的方法，采用循环展开、分片等优化技术，将计算部件组织为若干同构的处理单元后对外封装为统一的单核计算整体，不同层之间采用计算部件复用的方式逐层计算。这种方式存在卷积神经网络内在计算特性与部署在片上网络架构失配的问题，硬件加速效率还有很大的提升空间，并且出现网络网络层在不同维度上的并行度差异较大、不同网络层的内存访问特征不同的问题。

发明内容

本发明的目的在于提供一种基于ZYNQ的人脸检测识别加速装置和方法，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：一种基于ZYNQ的人脸检测识别加速装置，包括图像采集系统，ZYNQ系列芯片，FPGA可编程逻辑门电路，图像显示系统，图像存储传输系统，人脸检测算法加速系统，人脸识别算法加速系统，智能供电系统，在ZYNQ中可运行的可操作系统；所述图像采集系统包括图像接收模块、图像处理模块和图像输出模块，所述接收模块连接所述采集芯片的输出端口，所述处理模块连接所述接收模块的输出端口，所述输出模块连接所述处理模块的输出端口，所述数据传输系统连接所述图像存储传输系统。

优选的，所述图像存储传输系统采用VDMA高速高效数据传输，通过专用接口和连接所述图像采集系统。

优选的，所述ZYNQ系列芯片与FPGA可编程逻辑门电路，实现所述ZYNQ中可运行的可操作系统。