[发明专利]一种SOC开发流程

说明书

本发明公开了一种SOC开发流程，其特征是包括：开始阶段：时间线和架构准备；执行阶段：生成模块文件和开发UVM测试用例；回归阶段：开发模板和芯片的约束条件、网表生成和进行收敛要求判断；最后阶段：完成STA、LVS、DRC、LEC、时序、IR Drop和物理检查以及进行测试判断。本发明提供一种减少芯片设计过程失误，提高流片的成功率并且缩短了芯片开发周期的一种SOC开发流程。

技术领域

本发明涉及集成电路制造领域，尤其涉及一种SOC开发流程。

背景技术

目前随着国内外集成电路工艺的不断进步和IC市场越来越大的需求，以IP核重用、软硬件协同设计为核心的SOC技术成为了行业的热点，也取得了重大成就，越来越多的SOC产品应用于各类行业，比如汽车电子，工业控制和光通讯等行业。本来由多个芯片实现的功能，通过SOC设计方法可以集成到单个芯片上，节约了成本、芯片面积功耗等。此外，其特点之一是通过规范的方法，减少芯片设计过程失误，提高流片的成功率。

其特点之二的IP重用技术也是缩短了芯片开发周期，大多数IP都是经过验证的成型模块，可以直接加入SOC芯片中，也就减少了错误率，所以SOC设计可以利用前期积累的设计成果，加速IC设计的流程，缓解现在IC市场上供不应求的局面。

现有的SOC芯片设计流程，主要分为以下几部分：IP开发阶段，IP验证阶段，SOC开发阶段，SOC仿真阶段，FPGA验证阶段，综合阶段，物理设计阶段，每个阶段涉及不同的EDA工具，每个阶段由各团队独自开发脚本，独自运行，流程之间通过人工做交接和检查。

目前这种开发方法存在以下缺点：在芯片开发流程中，特别是中后期发现一些bug时，仍然需要大量人员投入整个项目开发，而且整个串行结构的周期会非常长，缺少规范的管理，文档的完整性与规范性难以保证。

本申请的提出的SOC设计方法，核心思想是重用IP核的设计与开发程规范化，重用IP核的设计通过总线把所有的IP模块连接在一起，减小系统设计的难度；开发规范化通过流程规范化与文档规范化，提高设计的正确性与时效。

发明内容

本发明为了克服现有技术的IC设计周期长的问题，提出一种减少芯片设计过程失误，提高流片的成功率并且缩短了芯片开发周期的一种SOC开发流程。

为了实现上述目的，本发明采用以下技术方案：

本发明解决其技术问题所采用的技术方案是：一种SOC开发流程，包括：

开始阶段：项目文件准备；

执行阶段：生成模块文件和开发UVM测试用例；

回归阶段：开发模板和芯片的约束条件、网表生成和进行收敛要求判断；

最后阶段：完成STA、LVS、DRC、LEC、时序、IR Drop和物理检查以及进行测试判断。

作为优选，所述开始阶段包括：

首先进行项目准备，项目准备内容包括时钟树和架构；

然后生成准备文档和技术库文件、准备主要设计文件的芯片一般信息，以及进行UVM环境、行为模块、基本验证用例的主要准备。

作为优选，所述执行阶段中生成模块文件过程包括两个阶段，第一阶段的过程包括：根据开始阶段中的准备文档和技术库文件，完成物理设计过程的模块文件和综合过程的模块文件。

第二阶段的过程包括以下步骤：

a1：根据开始阶段中的主要设计文件的芯片一般信息，完成设计过程的模块文件；

a2:为每个模块RTL编码，完成检测和稳定版本；

a3：判断RTL编码是否完成，若完成，则进入功能调试步骤；若未完成则返回a2步骤。

作为优选，所述开发UVM测试用例包括以下步骤：

b1：根据UVM环境、行为模块、基本验证用例的主要准备文件生成用于测试功能的文件；