[发明专利]一种FPGA中各模块的功能验证方法、装置、系统和介质

说明书

本申请提供了一种FPGA中各模块的功能验证方法、装置、系统和介质，包括：根据FPGA中各模块的特性，建立各模块分别对应的数据流，解析各数据流中包含的数据，并提取数据中与各模块对应的配置数据，将配置数据与FPGA电路网表中的各SRAM进行匹配；当匹配结果为一致时，利用配置数据对各模块进行配置仿真，以完成各模块的功能验证。无需根据SRAM存储单元的大小与FPGA的资源进行整合建模，提高了设计开发效率，在保证功能验证可靠性的前提下，缩短了设计验证时间。

技术领域

本申请涉及可编程逻辑器件领域，特别涉及一种FPGA中各模块的功能验证方法、装置、系统和介质。

背景技术

在FPGA(Field Programmable Gate Array，现场可编程门阵列)芯片设计过程中，FPGA中各模块如CLB(Configurable Logic Block，可配置逻辑模块)，INT(SwitchInterconnect Block，开关互连模块)，BRAM(Block Random Access Memory，块随机存取存储器)等模块的功能验证需要在各模块对应的SRAM(Static Random Access Memory，静态随机存取存储器)的存储配置单元中写入对应功能的数据流。

目前，实现上述验证过程的主要方式是在FPGA的正向设计过程中，根据SRAM存储单元的大小与FPGA的资源进行整合建模，利用模型生成的数据流，在仿真验证平台中对相应功能模块的电路进行配置仿真，此种方式需要建立FPGA各模块模型与SRAM配置单元之间的数据联系，开发时间冗长。

发明内容

有鉴于此，本申请的目的在于提供一种FPGA中各模块的功能验证方法、装置、系统和介质。

为实现上述目的，本申请有如下技术方案：

第一方面，本申请实施例提供了一种FPGA中各模块的功能验证方法，包括：

根据所述FPGA中各模块的特性，建立所述各模块分别对应的数据流；

解析各数据流中包含的数据，并提取所述数据中与所述各模块对应的配置数据；

将所述配置数据与所述FPGA电路网表中的各SRAM进行匹配；

当所述匹配结果为一致时，利用所述配置数据对所述各模块进行配置仿真，以完成所述各模块的功能验证。

在一种可能的实现方式中，所述将所述配置数据与所述FPGA电路网表中的各SRAM进行匹配，包括：

提取所述各SRAM对应的位线；

将所述配置数据与所述位线进行匹配。

在一种可能的实现方式中，所述解析各数据流中包含的数据，并提取所述数据中与所述各模块对应的配置数据，包括：

识别所述各数据流的帧地址寄存器对应的数据；

判断所述帧地址寄存器对应的数据中的块类型对应的所述各模块；

提取所述帧地址寄存器对应的数据中与所述各模块对应的配置数据。

在一种可能的实现方式中，所述方法还包括：

对所述数据流进行压缩处理。

第二方面，本申请实施例提供了一种FPGA中各模块的功能验证装置，包括：

建立单元，用于根据所述FPGA中各模块的特性，建立所述各模块分别对应的数据流；

解析单元，用于解析各数据流中包含的数据，并提取所述数据中与所述各模块对应的配置数据；

匹配单元，用于将所述配置数据与所述FPGA电路网表中的各SRAM进行匹配；