[发明专利]一种基于FPGA的连续可变速率卫星通信转发器系统

权利要求书

1.一种基于FPGA的连续可变速率卫星通信转发器系统，其特征在于，所述转发器系统包括：可变速率接收机、数据处理模块、控制字转换模块和可变速率发射机；

所述转发器系统通过接收连续可变速率基带信号，输入到所述可变速率接收机进行解调，解调后的信号输入至所述数据处理模块进行数据处理，处理后的数据输出给所述可变速率发射机；所述可变速率接收机在进行解调时还输出控制信号给所述控制字转换模块，所述控制字转换模块将接收到的控制信号进行转换后输出给所述可变速率发射机；所述可变速率发射机根据接收到的控制信号以及处理后的数据进行调制后发射输出。

2.根据权利要求1所述的基于FPGA的连续可变速率卫星通信转发器系统，其特征在于，所述可变速率接收机包括整数倍抽样单元、鉴频单元以及码元同步环路和载波恢复环路，所述码元同步环路内嵌于所述载波恢复环路中；

所述连续可变速率基带信号输入至所述整数倍抽样单元进行降采样、并将降采样后的数据发送给所述鉴频单元进行粗频率同步，同步后的信号输入到所述码元同步环路进行时钟误差校正，形成解调后的信号输出，再经过载波恢复环路进行相位误差校正。

3.根据权利要求2所述的基于FPGA的连续可变速率卫星通信转发器系统，其特征在于，所述的整数倍抽样单元使用FIR滤波器或CIC+HB滤波器，以多级2倍抽样单元级联的方式，针对基带信号的符号速率选择抽样级数，使得抽样后的采样速率为符号速率的2至4倍。

4.根据权利要求2所述的基于FPGA的连续可变速率卫星通信转发器系统，其特征在于，所述码元同步环路的结构为：对输入信号依次进行插值处理、匹配滤波处理后得到内插样值，所述内插样值一方面通过内插样值计算出定时误差，经环路滤波器滤去高频噪声后，发送给NCO控制器得到反馈信息反馈至输入信号处，该反馈信号用于确定内插基点和分数间隔信息提供，对输入信号进行插值处理，如此闭环使得信号反复更新迭代实现校正时钟误差；所述内插样值另一方面经抽取之后形成解调后的信号输出。

所述载波恢复环路的结构为：针对码元同步环路输出的解调后的信号利用鉴相器计算获得信号的相位误差，然后经环路滤波器滤除误差信号中的噪声之后，经DDS实现一个离散震荡信号输出，利用该离散震荡信号对所述码元同步环路的输入信号的相位误差进行校正。

5.根据权利要求4所述的基于FPGA的连续可变速率卫星通信转发器系统，其特征在于，所述NCO控制器由NCO和分数间隔计算器组成，所述NCO用于确定内插基点m_k，所述分数间隔计算器用于计算分数间隔u_k。

6.根据权利要求1所述的基于FPGA的连续可变速率卫星通信转发器系统，其特征在于，所述数据处理模块将输入的解调后的信号采用Viterbi译码器进行译码之后，进行帧同步处理，然后经RS编译码并去除交错，然后再经RS编码、交错处理之后，进行组帧，然后经卷积编码后输出，使得处理后的数据量保持不变。

7.根据权利要求1所述的基于FPGA的连续可变速率卫星通信转发器系统，其特征在于，所述控制字计算模块的处理过程如下：

如果满足条件rx_enable＝＝true，执行Status:＝NOT(Status)；

如果满足条件Status＝＝true，执行x:＝(rx_cword+1)/2，否则执行x:＝rx_cword/2；

最后执行tx_cword:＝(1-x)*N/M；

其中，rx_enable为所述可变速率接收机输出的控制信号，Status为布尔中间量，X为数值中间量，N为滤波器系数，M查找表数目，rx_cword为可变速率接收机输出控制字，tx_cword为转换后得到给到可变速率发射机的控制字。