[发明专利]一种能够适配多种速率的POS接口

说明书

本发明公开了一种能够适配多种速率的POS接口，所述POS接口包括FPGA芯片，所述FPGA芯片包括：Transceiver收发器、帧搜索及帧跟踪模块、解扰及B1校验模块、指针解析和监控模块、净荷提取模块、HDLC解封装模块、位宽转换模块、PPP协议解析模块和接口转换模块；所述Transceiver收发器将接收的串行光信号转换为并行电信号，并依次经过帧搜索及帧跟踪模块、解扰及B1校验模块、净荷提取模块、HDLC解封装模块、位宽转换模块、PPP协议解析模块完成数据处理后，将协议号为0x0021的IP协议数据包送至接口转换模块，转换成以太网接口数据输出。通过本发明POS接口的结构设计，克服了传统结构高成本的问题，并且本发明POS接口能够适配多种速率。

技术领域

本发明属于数据传输领域，尤其涉及一种能够适配多种速率的POS接口。

背景技术

POS全称为Packet Over SDH，亦称为IP Over SDH，是一种通过SDH提供的高速传输通道传送IP数据业务的技术，将可变长度的IP数据包映射至SDH载荷中,提供的一种高速、可靠、点到点的数据连接。

目前，国内外的中端、高端路由器设备都配置了POS接口卡，POS接口的设计及实现是POS接口卡研制的难点。POS接口通常采用POS成帧器芯片设计实现，其中加拿大光通信方案解决商PMC公司提供的成帧器芯片PM53XX应用最为广泛。采用成帧器设计实现POS接口的方案具有成熟易用、设计简单等优点，但也存在芯片价格偏高等缺点。

因此，亟需一种低成本的能够适配多种速率的POS接口。

发明内容

本发明的目的在于，为克服现有技术缺陷，提供了一种能够适配多种速率的POS接口，通过本发明POS接口的结构设计，克服了传统结构高成本的问题，并且本发明POS接口能够适配多种速率。

本发明目的通过下述技术方案来实现：

一种能够适配多种速率的POS接口，所述POS接口包括FPGA芯片，所述FPGA芯片包括：Transceiver收发器、帧搜索及帧跟踪模块、解扰及B1校验模块、指针解析和监控模块、净荷提取模块、HDLC解封装模块、位宽转换模块、PPP协议解析模块和接口转换模块；所述Transceiver收发器将接收的串行光信号转换为并行电信号，并依次经过帧搜索及帧跟踪模块、解扰及B1校验模块、净荷提取模块、HDLC解封装模块、位宽转换模块、PPP协议解析模块完成数据处理后，将协议号为0x0021的IP协议数据包送至接口转换模块，转换成以太网接口数据输出。

根据一个优选的实施方式，所述FPGA芯片还包括：数据合路模块、位宽转换模块、HDLC封装模块、数据映射虚容器、帧头插入及B1计算和扰码模块；所述PPP协议解析模块将协议号为0x8021网络控制协议帧NCP送至数据合路模块，再依次经过位宽转换模块、HDLC封装模块、数据映射虚容器、帧头插入及B1计算和扰码模块完成数据处理后，通过Transceiver收发器并串转换后发至光纤线路。

根据一个优选的实施方式，所述POS接口还包括光模块，所述光模块一端与光纤端相连，另一端经SerDes接口与FPGA芯片相连，实现光纤端的光信号和电信号的高速SerDes接口的转换

根据一个优选的实施方式，所述POS接口还包括配置接口，所述配置接口为POS接口速率和CRC校验模式配置的输入信号接口，所述配置接口与FPGA芯片中Transceiver收发器相连。

根据一个优选的实施方式，所述帧搜索及帧跟踪模块被配置为采用半搜索方式进行帧搜索，采用半帧头跟踪方式进行帧跟踪，包括：连续四帧未检测到帧头，则置位帧失位OOF告警信号，表示接收线路部分检测到帧未同步；连续两帧检测到帧头时，则清OOF告警信号；在OOF状态下，如果持续3毫秒，则置位帧丢失LOF；在LOF状态下，如果持续3毫秒没有OOF，则清LOF；数据在20微秒内常“0”或常“1”，则置位信号丢失LOS；