[发明专利]一种生成寄存器转换级文件列表文件的方法和装置

说明书

本发明提供生成寄存器转换级文件列表文件的方法、系统、设备和存储介质，方法包括：输入专用集成电路寄存器转换级文件列表文件的具体路径以导入所述专用集成电路寄存器转换级文件列表文件；将所述专用集成电路寄存器转换级文件列表文件中的模块与特征模块库中的寄存器转换级电路模型进行比较，以识别出所述专用集成电路寄存器转换级文件列表文件中各模块的类型；响应于接收到用户输入的剪裁信息，根据所述剪裁信息剪裁对应的模块类型，并对文件列表路径进行修改；将修改后的文件列表路径进行格式转换，并根据转换后的路径输出FPGA原型的寄存器转换级文件列表文件。本发明通过自动裁剪和替换，提高了生成寄存器转换级文件列表文件的工作效率。

技术领域

本发明涉及专用集成电路领域，更具体地，特别是指一种生成寄存器转换级文件列表文件的方法、系统、设备和存储介质。

背景技术

FPGA(Field Programmable Gate Array，即现场可编程门阵列)原型在ASIC(Application Specific Integrated Circuit，即专用集成电路)设计和验证中是必不可少的。在ASIC制造出来之前，会花费很多精力在RTL(Register Transfer Level，寄存器转换级)代码的验证工作上；另外，软件的开发工作，也需要在ASIC回片前就开始，这两方面工作都需要借助FPGA原型提供验证平台，模拟ASIC的行为，帮助硬件开发者和软件开发者，共同提升工作效率。

相比前端仿真，或者硬件仿真加速器仿真，FPGA原型验证具有如下优点：1、FPGA的运行速度更接近真实的ASIC芯片，可以配合软件开发者进行底层软件的开发；2、除了可以提前进行软件开发外，从时间成本上来说，FPGA原型可以快速搭建起硬件的验证环境；3、FPGA原型可以方便的连接真实的接口外设，比如ASIC中常用的UART接口外设、I2C接口外设、QSPI Flash接口外设、JTAG接口外设等，方便在流片之前进行功能测试和验证。

当然，FPGA原型作为ASIC的替身，也是有诸多限制的，比如规模限制，速度限制，功耗限制，结构限制等。ASIC和FPGA的物理结构不同，ASIC是基于标准单元库，而FPGA是基于厂商提供的宏单元模块(查找表和触发器)，这就导致了如果要进行FPGA原型验证，ASIC代码就必须做一定的转换，才能够移植到FPGA上。这种转换，只是代码层次上的转换，用FPGA可以实现的方式去替换ASIC中部分代码，并不改变原有功能。

ASIC设计的RTL代码文件路径由RTL文件列表文件进行统一管理，设计中所有RTL模块代码文件的增加、删除和替换操作都会同步到RTL文件列表文件中。有了RTL文件列表文件，ASIC设计人员就可以在设计工具中建立起一个ASIC设计工程。统一的RTL文件列表文件，对于需要团队协作开发的ASIC设计和验证来说，至关重要。要将一个ASIC设计移植到FPGA原型中去，RTL文件列表文件是必不可少的。目前生成FPGA原型的RTL文件列表文件修改的工作量大，效率低下。

发明内容

有鉴于此，本发明实施例的目的在于提出一种生成寄存器转换级文件列表文件的方法、系统、计算机设备及计算机可读存储介质，本发明通过读取ASIC的RTL文件列表文件，自动进行RTL模块的识别和分类，并且，可以根据识别结果自动进行RTL模块的裁剪和替换操作，提高了ASIC设计向FPGA原型移植的工作效率。

基于上述目的，本发明实施例的一方面提供了一种生成寄存器转换级文件列表文件的方法，包括如下步骤：输入专用集成电路寄存器转换级文件列表文件的具体路径以导入所述专用集成电路寄存器转换级文件列表文件；将所述专用集成电路寄存器转换级文件列表文件中的模块与特征模块库中的寄存器转换级电路模型进行比较，以识别出所述专用集成电路寄存器转换级文件列表文件中各模块的类型；响应于接收到用户输入的剪裁信息，根据所述剪裁信息剪裁对应的模块类型，并对文件列表路径进行修改；以及将修改后的文件列表路径进行格式转换，并根据转换后的路径输出FPGA原型的寄存器转换级文件列表文件。