[发明专利]虚拟探针接口电路、方法、FPGA和系统芯片

说明书

本发明提供了一种虚拟探针接口电路、方法、FPGA和系统芯片，该虚拟探针接口电路包括状态机、移位寄存器电路、握手同步电路、内部信号监控电路，其中：所述状态机，用于解析联合测试工作组JTAG输入信号，并输出解析状态至所述移位寄存器电路；所述移位寄存器电路，用于根据来自状态机的解析状态，移位配置内部信号监控电路中的控制寄存器，和/或，移位输出内部信号监控电路中的状态寄存器；所述握手同步电路，用于将所述控制寄存器和所述状态寄存器进行跨时域同步；所述内部信号监控电路，用于对测试模块内部信号进行监控。该电路用以用以实现监控FPGA电路的内部信号。

技术领域

本发明涉及集成电路设计技术领域，尤其涉及一种虚拟探针接口电路、方法、FPGA和系统芯片。

背景技术

现场可编程门阵列(Field Programmable Gate Array，FPGA)器件是一种半定制电路，由于其可重复编程、集成度高、投资较低的特性，在数字电路设计领域得到了广泛的应用。FPGA基本结构包括可编程输入输出单元(Input/Output Block，IOB)、可配置逻辑块(Configurable Logic Block，CLB)、数字时钟管理模块(Digital Clock Manager，DCM)、嵌入式RAM(Block RAM，BRAM)、布线资源等。

在FPGA电路中，测试人员如果需要观察某个内部信号，可以把这个内部信号作为输出信号引到管脚上，再用示波器监测；如果想控制某个内部信号，可以把这个信号作为输入信号引到管脚上，再通过接电源或接地控制信号的高低电平。随着电路设计复杂度的增加，大量的信号需要从内部引到输入输出管脚上进行监测或控制，操作繁琐，并且FPGA中输入输出管脚有限，即IOB资源有限，无法将大量的信号引到管脚上，因此给测试人员带来了极大的不便。

因此亟需一种用于监测分析FPGA内部信号的电路，以此来调试FPGA电路的内部信号。

发明内容

本发明提供一种虚拟探针接口电路、方法、FPGA和系统芯片，用以实现监控FPGA电路的内部信号。

第一方面，本发明提供一种虚拟探针接口电路，该电路包括状态机、移位寄存器电路、握手同步电路、内部信号监控电路，其中：所述状态机，用于解析JTAG输入信号，并输出解析状态至所述移位寄存器电路；所述移位寄存器电路，用于根据来自状态机的解析状态，移位配置内部信号监控电路中的控制寄存器，和/或，移位输出内部信号监控电路中的状态寄存器；所述握手同步电路，用于将所述控制寄存器和所述状态寄存器进行跨时域同步；所述内部信号监控电路，用于对测试模块内部信号进行监控。

本发明上述虚拟探针接口电路有益效果在于：由于FPGA的可编程特性，FPGA的IO管脚都是可以支持编程的，通过对寄存器进行配置，可动态地对待测试的FPGA电路内部信号进行输入驱动控制，或实时监测电路内部信号状态，该虚拟探针接口电路具有测试方便且灵活低成本的优势，并且可以灵活支持各种类型的待测试FPGA电路。

在一种可能的实施例中，所述内部信号监控电路包括：内部信号控制电路和内部信号监测电路；内部信号控制电路包括所述控制寄存器，用于通过所述控制寄存器对测试模块内部信号进行输入驱动控制；内部信号监测电路包括所述状态寄存器，用于对测试模块内部信号进行输出监测。该实施例通过控制寄存器对测试模块的内部信号输入进行动态驱动控制，通过状态寄存器对测试模块的内部信号进行输出监测，减少了对输入管脚的使用。

在一种可能的实施例中，握手同步电路，具体用于将所述控制寄存器从外部时钟域同步到内部时钟域，以及，将所述状态寄存器从内部时钟域同步到外部时钟域，该实施例中的握手同步电路用以实现时钟同步。

在一种可能的实施例中，所述控制寄存器包括至少一个控制测试信号组，全部或部分所述至少一个控制测试信号组包括信号控制位；所述信号控制位用于控制测试模块内部信号的输入值。