[发明专利]双模式开关频率控制电路

权利要求书

1.一种双模式开关频率控制电路，其特征在于，包括：

振荡器，能够工作于RT模式和/或PLL模式下，所述振荡器包括模式转换电路、电流镜像电路、斜坡电压产生电路、比较器、逻辑电路和缓冲器BUFFER；其中，所述模式转换电路用于在RT模式和/或PLL模式下，根据对应的控制电压并通过所述电流镜像电路输出对应的电流；所述斜坡电压产生电路用于根据所述电流镜像电路输出的电流输出对应的斜坡电压V_RAMP；所述比较器用于将斜坡电压V_RAMP和参考电压V_{REF_OSC}进行比较并通过逻辑电路和缓冲器BUFFER输出时钟信号CLOCK；

鉴相器，在PLL模式下，用于将时钟信号CLOCK和外部时钟信号CLK_SYNC进行比较，产生对应于时钟信号CLOCK和外部时钟信号CLK_SYNC相位差的误差电压；以及

环路滤波器，在PLL模式下，用于消除所述误差电压中的高频信号和噪声信号并输出控制所述振荡器的控制电压VCONT_PRE，在所述控制电压VCONT_PRE的控制下，所述振荡器输出的时钟信号CLOCK能够同步到外部时钟信号CLK_SYNC。

2.如权利要求1所述的双模式开关频率控制电路，其特征在于，所述振荡器还包括频率维持电路，在RT模式下，所述频率维持电路用于维持所述控制电压VCONT_PRE所对应的频率。

3.如权利要求2所述的双模式开关频率控制电路，其特征在于，所述频率维持电路包括PMOS管P4、NMOS管N5、电阻R3和开关S7，所述PMOS管P4的源极连接电源VDD，所述PMOS管P4的栅极连接电流镜像电路，所述PMOS管P4的漏极连接鉴相器的输出端、环路滤波器以及振荡器的输入端，所述NMOS管N5的漏极和栅极短接且通过开关S7与PMOS管P4的漏极连接，所述NMOS管N5的源极通过电阻R3接地，在RT模式下，所述开关S7处于闭合状态。

4.如权利要求2所述的双模式开关频率控制电路，其特征在于，所述模式转换电路包括电阻R2、NMOS管N3、偏置电流源IBIAS1、运放、开关S3、开关S4、开关S5、开关S6、电阻R_SET、电阻R_PLL和NMOS管N4；

其中，所述运放的正极输入端通过开关S3连接参考电压V_REF，所述电阻R2一端连接电源VDD、另一端连接NMOS管N3的漏极，所述NMOS管N3的栅极连接控制电压VCONT_PRE、源极通过偏置电流源IBIAS1接地，所述NMOS管N3的源极同时通过开关S4与运放的正极输入端连接，所述运放的负极输入端通过开关S5与电阻R_SET连接，所述电阻R_SET的另一端接地，所述运放的负极输入端通过开关S6与电阻R_PLL连接，所述电阻R_PLL的另一端接地，所述NMOS管N4的漏极与电流镜像电路连接，所述NMOS管N4的栅极与运放的输出端连接，所述NMOS管N4的源极与运放的负极输入端连接。

5.如权利要求4所述的双模式开关频率控制电路，其特征在于，所述电流镜像电路包括PMOS管P3和PMOS管P5，所述PMOS管P3的源极连接电源VDD，所述PMOS管P3的漏极和栅极短接且连接PMOS管P5的栅极以及频率维持电路和模式转换电路，所述PMOS管P5的源极连接电源VDD，所述PMOS管P5的漏极连接斜坡电压产生电路和比较器的正极输入端。

6.如权利要求5所述的双模式开关频率控制电路，其特征在于，所述斜坡电压产生电路包括NMOS管N6和电容Cosc，所述电容Cosc一端与NMOS管N6的漏极以及比较器的正极输入端连接、另一端与NMOS管N6的源极连接且同时接地，所述NMOS管N6的栅极连接逻辑电路的输出端。