[发明专利]移位寄存器、显示驱动器

说明书

本发明公开了一种移位寄存器、显示驱动器；移位寄存器包括：输出调节子模块，用于根据第一节点的信号将第一电源信号由移位寄存器的输出端输出；第一调节模块，用于调节第一节点的电位，第一调节模块包括第一电源引入子模块、调节子模块和第一耦合子模块；第二调节模块，用于根据触发信号将第二时钟信号写入第二节点；其中，第二时钟信号的周期小于第一时钟信号的周期，第二时钟信号中第一类型电平的占空比小于第一时钟信号中第一类型电平的占空比；在触发信号中脉冲的持续时间内，第二时钟信号初始脉冲的开始时刻位于第一时钟信号中第二类型电平的持续时间内。本发明的移位寄存器能够输出持续多个行周期的输出信号。

技术领域

本发明实施例涉及移位寄存器技术，尤其涉及一种移位寄存器、显示驱动器。

背景技术

移位寄存器能够将其输入端的信号移位后由其输出端输出，在显示面板领域具有重要的作用，如为显示面板的像素电路提供扫描信号。

然而，随着显示技术的发展，产生了需要持续多个行周期的扫描信号的像素电路，现有的移位寄存器无法提供能够持续多个行周期的输出信号。

发明内容

本发明提供一种移位寄存器、显示驱动器，以使得移位寄存器能够输出持续多个行周期的输出信号。

第一方面，本发明实施例提供了一种移位寄存器，用于输出有效电平为第一类型电平的扫描信号，所述移位寄存器包括：

输出调节子模块，用于根据第一节点的信号将第一电源信号由所述移位寄存器的输出端输出，并根据第二节点的信号将第一时钟信号由所述移位寄存器的输出端输出；

第一调节模块，用于调节所述第一节点的电位，所述第一调节模块包括第一电源引入子模块、调节子模块和第一耦合子模块，所述第一电源引入子模块用于根据触发信号将所述第一电源信号引入所述调节子模块的控制端，所述调节子模块用于根据其自身控制端的信号将第二时钟信号写入所述第一节点，所述第一耦合子模块用于将所述第二时钟信号耦合至所述调节子模块的控制端；

第二调节模块，用于根据所述触发信号将所述第二时钟信号写入所述第二节点；

其中，所述第二时钟信号中脉冲的电平为第一类型电平，所述第一时钟信号中脉冲的电平为第二类型电平，所述触发信号中脉冲的电平为第一类型电平；所述第二时钟信号的周期小于所述第一时钟信号的周期，所述第二时钟信号中第一类型电平的占空比小于所述第一时钟信号中第一类型电平的占空比；在所述触发信号中脉冲的持续时间内，所述第二时钟信号初始脉冲的开始时刻位于所述第一时钟信号中第二类型电平的持续时间内；其中，第一类型电平与第二类型电平极性相反。

可选地，所述第一时钟信号的周期为所述第二时钟信号的3/2倍。

可选地，所述触发信号的脉冲的持续时间至少跨越所述第一时钟信号的两个相邻周期，且在所述触发信号的脉冲的持续时间内，所述第二时钟信号的初始脉冲的开始时刻位于所述第一时钟信号中第一个周期的脉冲的持续时间内，所述第一时钟信号的第二个周期的脉冲的持续时间位于所述第二时钟信号的第二类型电平的持续时间内。

可选地，所述输出调节子模块包括：上拉子模块、第二耦合子模块、下拉子模块和第三耦合子模块；

所述上拉子模块的第一端接入所述第一电源信号，所述上拉子模块的第二端与所述移位寄存器的输出端电连接，所述上拉子模块的控制端与所述第一节点电连接；

所述第二耦合子模块的第一端接入所述第一电源信号，所述第二耦合子模块的第二端与所述上拉子模块的控制端电连接；

所述下拉子模块的第一端接入所述第一时钟信号，所述下拉子模块的第二端与所述移位寄存器的输出端电连接，所述下拉子模块的控制端与所述第二节点电连接；

所述第三耦合子模块的第一端与所述移位寄存器的输出端电连接，所述第三耦合子模块的第二端与所述下拉子模块的控制端电连接。