[发明专利]一种低噪声高带宽的电流传感芯片设计

权利要求书

1.一种低噪声高带宽的电流传感芯片设计，其特征在于，包括低噪声甲乙类运算放大器A1、A2和A3，电阻R1、R2和R3，NMOS管M0和M2，PMOS管M1和M3以及反馈电容C_F，提供3个信号端口，输入电流端I_in，可以连接具有较大输入电容C_s的电流信号源，偏置电压端V_CMD，用于调节输入端的偏置电压，和输出电压端V_O；电阻R1和R2以及低噪声甲乙类运算放大器A2构成一级反相放大器B，电阻R3，NMOS管M0和M2，PMOS管M1和M3和低噪声甲乙类运算放大器A3构成一级电流衰减器C；一级反相放大器B和一级电流衰减器C一起构成高性能伪电阻R_F；所述低噪声甲乙类运算放大器A1、A2和A3由一级折叠共源共栅放大器和一级推挽放大器构成，A1反相输入端连接输入电流端I_in，其同相输入端连接偏置电压端V_CMD，输出端连接输出电压端V_O；所述一级反相放大器B的输出端V_X连接一级电流衰减器C的输入端，一级电流衰减电路C的输出端连接输入电流端I_in，一级反相放大器B的同相输入端和一级电流衰减器C的同相输入端均连接偏置电压V_CMD。

2.根据权利要求1所述的一种低噪声高带宽的电流传感芯片设计，其特征在于，低噪声甲乙类运算放大器A1、A2和A3，包含MOS管M0～M22，电容C1、C2；PMOS管M0、M9、M10、M15、M18、M21的源极与电源电压VDD相连；PMOS管M0的漏极与M1、M2的源极相互连接；PMOS管M7的源极与M9的漏极相互连接；PMOS管M8的源极与M10的漏极相互连接；PMOS管M18的栅极和漏极与M19的源极相互连接；NMOS管M5、M6、M17、M20、M22的源极接GND；NMOS管M17的栅极与漏极与M16的源极相连；NMOS管M5的漏极、M3的源极与PMOS管M1的漏极相互连接；NMOS管M6的漏极、M4的源极与PMOS管M2的漏极相互连接；NMOS管M3的漏极、M11的源极与PMOS管M13的漏极相互连接；NMOS管M4的漏极、M12的源极、M22的栅极与PMOS管M14的漏端相互连接；NMOS管M11的漏极与PMOS管M7的漏极、M13的源极、M9、M10的栅极相互连接；

NMOS管M12的漏极与PMOS管14的源极、M8的漏极、M21的栅极相互连接；NMOS管M16的栅极和漏极、M11、M12的栅极与PMOS管15的漏极相连；NMOS管20的漏极与PMOS管M19的栅极和漏极、M13、M14的栅极相连；C1两端分别连接PMOS管M21栅极和漏极；C2两端分别连接NMOS管M22栅极和漏极；M0、M15栅极连接偏置电压V_B1，M5、M6、M20栅极连接偏置电压V_B2，M3、M4栅极连接偏置电压V_B3，M7、M8栅极连接偏置电压V_B4；M2栅极作为低噪声甲乙类运算放大器A1、A2和A3的反相输入端V_-，M1栅极分别作为低噪声甲乙类运算放大器A1、A2和A3的同相输入端V₊，M21、M22漏极相互连接作为输出端V_O。

3.根据权利要求1和2所述的一种低噪声高带宽的电流传感芯片设计，其特征在于，低噪声甲乙类运算放大器A1、A2和A3的MOS晶体管M0～M10构成的折叠共源共栅放大器，提供宽幅输入范围和噪声抑制能力；MOS晶体管M11～M14产生额外的电压差，使MOS管M21、M22工作状态为甲乙类；

M15～M20产生M11～M14的偏置电压。

4.根据权利要求1所述的一种低噪声高带宽的电流传感芯片设计，其特征在于，反相放大器B的电阻R1和R2阻值相等。