[发明专利]一种基于优化的RAG-n算法的无乘法器变换电路

说明书

本申请涉及一种基于优化的RAG‑n算法的无乘法器变换电路。所述电路包括：输入模块，用于根据预设数目的点变换输入数据，并将输入的数据传递给SAU模块；SAU模块，与所述输入模块连接，用于计算输入的数据与预设系数的乘积，并将所述输入的数据与预设系数的乘积发送给加法树模块；加法树模块，与所述SAU模块连接，用于接收所述SAU模块的输出结果，并对该输出结果基于变换矩阵进行选择和累加，得到变换结果；输出模块，与所述加法树模块连接，用于输出所述变换结果。本申请提供的基于优化的RAG‑n算法设计的几种变换电路，电路面积较小，资源消耗较少，且具有通用性，可以轻易地移植到各种编码协议中。

技术领域

本申请涉及编解码及电路技术领域，更为具体来说，本申请涉及一种一种基于优化的RAG-n算法的无乘法器变换电路。

背景技术

变换模块在视频编解码器中起着举足轻重的作用，是提高编码器压缩性能的重要工具之一。在新一代视频编解码协议AVS3中使用了基于位置的变换(PBT：position basedtransform)，引入了除传统离散余弦变换II型(DCT-II)类型之外的另外两种变换类型：离散正弦变换VII型(DST-VII)和离散余弦变换VIII型(DCT-VIII)，使得其压缩性能进一步提升。值得注意的是，新型变换类型的引入，在带来编码增益的同时也带来了极高的运算复杂度，增加了编码时间和变换模块的电路面积。

为了克服上述困难，已有的一些发明和研究做出了一定的贡献。1965年由J.W.库利和T.W.图基提出的蝶形算法，通过利用DCT-II变换矩阵中系数的对称性，能够节省至少2/3的乘法器数量。但由于DST-VII/DCT-VIII的变换矩阵不具有类似的性质，因此蝶形算法不能用在这两种变化类型的优化设计上。之后有人在论文中提出了一种高度并行的变换框架，能够支持VVC中的DCT-II，DST-VII以及DCT-VIII三种变换类型。并且利用N维约化加法器图算法(N-Dimensional Reduced Adder Graph algorithm：RAG-n)对DST-VII/DCT-VIII类型进行优化设计移位累加单元，实现了无乘法器的DST-VII/DCT-VIII模块，降低了计算复杂度和电路面积。然而由于DCT-II的变换矩阵并不具有DST-VII/DCT-VIII类似的性质，因此在论文中，此方法只对DST-VII/DCT-VIII使用，DCT-II类型依旧使用传统的蝶形算法，导致整个变换模块中依旧存在大量的乘法器，造成了电路面积的浪费。不难发现，使用现有的方法对AVS3的变换模块进行实现，会面临电路面积大与资源消耗过多等问题。

发明内容

基于上述技术问题，本发明旨在基于优化的RAG-n算法提供各种尺寸的SAU电路结构，包括对DCT-II变换类型的电路、DST-VII变换类型的电路及DCT-VIII变换类型的电路。

本申请实施例提供了基于优化的RAG-n算法的无乘法器变换电路的各种实施方式。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。

本发明第一方面提供了一种基于优化的RAG-n算法的无乘法器变换电路，包括：

输入模块，用于根据预设数目的点变换输入数据，并将输入的数据传递给SAU模块；

SAU模块，与所述输入模块连接，用于计算输入的数据与预设系数的乘积，并将所述输入的数据与预设系数的乘积发送给加法树模块；

加法树模块，与所述SAU模块连接，用于接收所述SAU模块的输出结果，并对该输出结果基于变换矩阵进行选择和累加，得到变换结果；

输出模块，与所述加法树模块连接，用于输出所述变换结果。

具体地，所述预设数目为四个，所述SAU模块由五个加法器和四个移位器组成。