[发明专利]一种基于MATLAB的FPGA时序仿真验证方法及装置

说明书

本发明属于FPGA仿真验证技术技术领域，提供了一种基于MATLAB的FPGA时序仿真验证方法及装置。该方法包括：S1:读取脚本文件、测试用例文件和测试平台文件，搭建时序仿真环境；S2:加载FPGA设计网表文件、仿真程序；S3:读取时序仿真得到的仿真结果文件、仿真日志文件；S4:比较仿真结果文件与预期结果文件，若一致则进入步骤S5，若不一致则判定不通过并进入步骤S6；S5：通过仿真日志文件中的错误和警告内容判定是否通过；S6：根据判定结果，输出FPGA时序仿真验证结果。采用该方法使得整个时序仿真工作可以自动完成，大大减少了验证人员工作量，并且减少了人工出错风险，保障了产品的适航符合性。

技术领域

本发明涉及FPGA仿真验证技术领域，具体涉及一种基于MATLAB的FPGA时序仿真验证方法及装置。

背景技术

随着微电子工艺和EDA技术的不断发展，FPGA由于集成度高、体积小、功耗低等特点，越来越多地应用到机载电子设备中，在不改变硬件电路的情况下，通过修改硬件逻辑描述即可改变硬件设计的目的，因此给硬件设计带来了很大的灵活性。但是，在逻辑设计中可能会产生潜在的缺陷或错误，将导致部件和系统故障，甚至对飞机造成安全威胁。

DO-254便是为了解决这一类问题、保障FPGA通过适航认证而提出的行业指南，它强调了FPGA验证的重要性。高覆盖率和高置信度的验证活动可以有效发现设计中的潜在缺陷或错误，提高FPGA的可靠性和安全性。验证存在很多方法，DO-254认可仿真作为电子硬件验证的一种方法，其仿真结果可以作为FPGA适航符合性证据。时序仿真是一种重要的仿真方式，它可用于证明FPGA是否满足时序、接口等性能要求。相较于功能仿真而言，时序仿真一般耗时较长，少则几十分钟，多则几天。为了加快仿真速度，一般时序仿真会采取分组批量执行的方式，后仿验证人员往往需要等待每组仿真结束后人工比对仿真结果与预期值。此外，由于一些接口、时序的错误和警告(下称“EW”)不影响后仿的进行，但是需要后期人工分析它们出现的原因以及可能产生的影响，所以时序仿真需要人工统计仿真日志文件中出现的EW。现行的时序仿真活动中仍有较多的人工参与，工作量繁杂且多为重复性的体力活动，一方面占用了工程师在创造性工作上的时间，另一方面重复性的活动容易引起疲劳而降低效率和准确率，不利于最终的适航符合性审查。

发明内容

有鉴于此，本发明实施例提供了一种基于MATLAB的FPGA时序仿真验证方法及装置，用以解决或部分解决上述问题。

第一方面，本发明实施例提供了一种基于MATLAB的FPGA时序仿真验证方法，包括以下步骤：

S1:读取脚本文件、测试用例文件和测试平台文件，并链接Modelsim软件平台，搭建时序仿真环境；

S2:调用Modelsim软件并在ModelSim中加载FPGA设计网表文件、仿真程序，所述仿真程序包括所述测试用例文件和测试平台文件；

S3:读取由Modelsim软件进行时序仿真得到的仿真结果文件、仿真日志文件；

S4:比较仿真结果文件与预期结果文件，若一致则进入步骤S5，若不一致则判定不通过并直接进入步骤S6；

S5：通过仿真日志文件中的错误和警告内容判定是否通过；

S6：根据步骤S4或步骤S5中的判定结果，输出FPGA时序仿真验证结果。

上述实施例有益效果在于：整个FPGA时序仿真工作可以自动在MATLAB环境下完成，大大减少了验证人员工作量，并且减少了人工出错风险，保障了产品的适航符合性。

根据本发明实施例的一种具体实现方式，所述脚本文件包含有命令行，所述命令行用以批量调用测试用例文件至Modelsim软件平台，所述测试用例文件用以产生时序仿真所需的激励。

根据本发明实施例的一种具体实现方式，所述FPGA设计网表文件包含完整的时序信息，所述时序信息由标准延迟文件反标获得。