[发明专利]静电保护方法、静电保护电路及芯片

说明书

本申请公开了一种静电保护方法、静电保护电路及芯片，该静电保护电路包括静电输入模块、时间常数模块、二次驱动模块、可控硅整流器以及泄放开关模块，通过时间常数模块的输出端输出的低电位控制信号、二次驱动模块的输出端输出的高电位控制信号可以导通串联连接的可控硅整流器、泄放开关模块所构成静电泄放路径，由于可控硅整流器可以承受较高的静电电压，与泄放开关模块串接之后可以承受更高的静电电压，且泄放开关模块仅需承受较低的静电电压。

技术领域

本申请涉及静电保护技术领域，具体涉及一种静电保护方法、静电保护电路及芯片。

背景技术

静电通常都是人为产生或者甚至元器件本身所累积的，如生产、组装、测试、存放、搬运等过程都有可能在人体、仪器或芯片中形成或者累积静电，一旦形成静电泄放路径，其瞬间电压和/或电流会比较高，容易对仪器或者芯片造成毁灭性和永久性的损伤。

因此，大多数的芯片或者设备需要进行静电保护，静电保护（ESD，Electro-StaticDischarge）可以保障严酷瞬变环境下芯片或者设备的稳健性。

但是，传统技术方案中的静电保护承受较高电压和/或较高电流的静电冲击时，容易超出其所能够承受的极限。

需要注意的是，上述关于背景技术的介绍仅仅是为了便于清楚、完整地理解本申请的技术方案。因此，不能仅仅由于其出现在本申请的背景技术中，而认为上述所涉及到的技术方案为本领域所属技术人员所公知。

发明内容

本申请提供一种静电保护方法、静电保护电路及芯片，以提高静电保护的耐压性能。

第一方面，本申请提供一种静电保护电路，其包括静电输入模块、时间常数模块、二次驱动模块、可控硅整流器以及泄放开关模块，静电输入模块包括至少一个静电输入端，每一静电输入端用于电性连接一静电释放节点；时间常数模块的第一输入端与静电输入模块的输出端电性连接，时间常数模块的第二输入端接地；二次驱动模块的第一输入端与静电输入模块的输出端电性连接，二次驱动模块的第二输入端接地，二次驱动模块的控制端与时间常数模块的输出端电性连接；可控硅整流器的输入端与静电输入模块的输出端电性连接，可控硅整流器的第一控制端与时间常数模块的输出端电性连接，可控硅整流器的第二控制端与二次驱动模块的输出端电性连接；泄放开关模块的输入端与可控硅整流器的输出端电性连接，泄放开关模块的输出端接地，泄放开关模块的控制端与二次驱动模块的输出端电性连接。

在其中一些实施方式中，静电释放节点接收到静电时，时间常数模块的输出端为低电位，二次驱动模块的输出端为高电位，可控硅整流器、泄放开关模块同时导通以形成静电泄放路径。

在其中一些实施方式中，静电输入模块还包括至少一个二极管，每个二极管的阳极与一静电输入端对应电性连接，每个二极管的阴极与静电输入模块的输出端电性连接。

在其中一些实施方式中，时间常数模块包括第一电阻和第一电容，第一电阻的一端与至少一个二极管的阴极电性连接；第一电容的一端与第一电阻的另一端电性连接以构成时间常数模块的输出端，第一电容的另一端接地。

在其中一些实施方式中，二次驱动模块包括第一晶体管和第二电阻，第一晶体管的源极与第一电阻的一端电性连接，第一晶体管的栅极与第一电阻的另一端电性连接，第一晶体管为P沟道型晶体管；第二电阻的一端与第一晶体管的漏极电性连接以构成二次驱动模块的输出端，第二电阻的另一端接地。

在其中一些实施方式中，泄放开关模块包括第二晶体管，第二晶体管的漏极与可控硅整流器的输出端电性连接，第二晶体管的源极接地，第二晶体管的栅极与第二电阻的一端电性连接。