[发明专利]电路动态电压降的检测方法、装置及电子设备和存储介质

说明书

本申请公开了一种电路动态电压降的检测方法、装置及一种电子设备和计算机可读存储介质，该方法包括：确定需要检测的目标电路；在目标电路中确定所有时序路径的终点，并统计每个终点对应的起点数量和逻辑门数量；确定起点数量基准值和逻辑门数量基准值；若目标终点对应的起点数量大于起点数量基准值或逻辑门数量大于逻辑门数量基准值，则判定目标终点对应的时序路径中存在动态电压降风险。本申请在后端实现之前实现动态电压降的检测，提高了检测动态电压降的准确率。

技术领域

本申请涉及计算机技术领域，更具体地说，涉及一种电路动态电压降的检测方法、装置及一种电子设备和一种计算机可读存储介质。

背景技术

芯片电源网格的作用是向芯片内部的元件提供充足的电压和电流。在超深亚微米阶段，芯片的工作频率越来越高，金属连线越来越细，而工作电压越来越低，这使得电源网络的电压降(IR-drop)对芯片的影响不能被忽视。动态IR-drop是电源在电路开关切换的时候电流波动引起的电压压降。

在相关技术中，一种检测动态IR-drop的方法为在后端实现还没有完成之前，人为输入预估的翻转率，基于vectorless(无激励)方式进行动态IR-drop分析。该方案的缺点是人为输入的预估翻转率不够精确，而且很难做到把芯片各模块部分分别用不同的翻转率来模拟。另外，由于后端实现还没完成，数据缺少了金属绕线延时的影响。时钟翻转时，逻辑门的多个输入端信号基本是同一时间到达逻辑门，因此逻辑门的输出在一个时钟周期内的不会有很多的跳变。等到后端实现后，分析动态IR-drop的数据带上了金属绕线的延时，逻辑门多个输入端口信号到达逻辑门的时间不一致，从而逻辑门输出在一个时钟周期内的翻转次数会大大增加。在算法模块里，单单一个时序路径里的一个寄存器D端前的逻辑门数目可能会达到上千个。在局部区域内，非常多的逻辑门在一个时钟周期内过快的翻转，导致该区域的电流急剧增大，IR-drop也就跟着增大，附近区域的电路单元所需电压就不能满足，很容易引起电路功能失效，这种结果在后端实现前很难检查出来。

在相关技术中，另一种检测动态IR-drop的方法为后端实现基本完成后，通过后仿真，得到VCD(Value Change Dump)波形进行动态IR-drop分析，这样的结果是最接近真实情况的。但是由于后端实现基本完成，如果发现问题，就很难从根源，即前端设计上想办法去修改，而只能在后端设计上做一些补救的办法，有时候是无法到达设计要求的。

因此，如何在后端实现之前实现动态电压降的检测，并提高检测的准确率是本领域技术人员需要解决的技术问题。

发明内容

本申请的目的在于提供一种电路动态电压降的检测方法、装置及一种电子设备和一种计算机可读存储介质，在后端实现之前实现动态电压降的检测，并提高了检测的准确率。

为实现上述目的，本申请提供了一种电路动态电压降的检测方法，包括：

确定需要检测的目标电路；

在所述目标电路中确定所有时序路径的终点，并统计每个所述终点对应的起点数量和逻辑门数量；

确定起点数量基准值和逻辑门数量基准值；

若目标终点对应的起点数量大于所述起点数量基准值或逻辑门数量大于所述逻辑门数量基准值，则判定所述目标终点对应的时序路径中存在动态电压降风险。

其中，在所述目标电路中确定所有时序路径的终点，并统计每个所述终点对应的起点数量和逻辑门数量，包括：

在所述目标电路中确定所有时序路径，基于每条所述时序路径确定终点和起点，并确定每条所述时序路径中包含的逻辑门数量；

统计每个所述终点对应的所有时序路径中包含的起点数量作为每个所述终点对应的起点数量，统计每个所述终点对应的所有时序路径中包含的逻辑门数量作为每个所述终点对应的逻辑门数量。

其中，所述确定起点数量基准值和逻辑门数量基准值，包括：