[发明专利]一种通用集成化FPGA嵌入式软件测试验证系统

说明书

本发明涉及一种通用集成化FPGA嵌入式软件测试验证系统，属于FPGA加速仿真验证技术领域；包括通用主控平台、测试目标子板、通用测试平台和PCIE高速总线；当对测试目标子板进行虚拟测试时，将测试目标子板插在通用主控平台的顶部；通用主控平台通过PCIE高速总线与通用测试平台连接；本发明解决了传统基于EDA软件仿真仿真速度过慢、效率低下、与实际测试存在差异性的问题，既可以实现FPGA产品硬件加速仿真验证与测试，也可以实现嵌入式处理器软件的测试验证，有效保证硬件加速测试验证的真实性，提升测试验证效率。

技术领域

本发明属于FPGA加速仿真验证技术领域，涉及一种通用集成化FPGA嵌入式软件测试验证系统。

背景技术

目前FPGA和嵌入式软件仿真验证主要采用传统基于EDA工具的仿真，随着FPGA和嵌入式处理器技术发展，设计规模越来越大，受限于计算机计算性能限制，传统基于EDA软件的仿真验证出现时间过长，效率低下，覆盖率统计困难等问题，而硬件加速仿真验证技术采用硬件运行方式开展仿真验证，使得仿真验证效率大大提高。

中国专利CN201103155.2名称为一种覆盖率驱动软硬件协同的SOPC功能验证硬件加速仿真验证方法，硬件仿真加速器包括SCEMI硬件转换状态机、数据缓冲模块、激励数据解析状态机、功能配置状态机、虚拟接收响应模块和被测SOPC软件，通过软件工作站进行数据采集和分析，这个主要面向片上可编程系统产品的硬件加速仿真验证，并且受限于特定的SOPC目标器件。中国专利CN201105231.名称为基于FPGA的Tiny-yolo卷积神经网络硬件加速方法及系统，是专门面向Tiny yolo网络并行特征，结合硬件的并行处理能力的一种硬件加速系统。以上专利采用了固定型号的FPGA面向特定应用场景的硬件加速仿真技术，其通用性很受局限，并且无法针对各型号FPGA实现基于真实目标的仿真和测试。

“面向深度学习的FPGA硬件加速平台的研究”(电子科技大学学位论文，201)一文中介绍的FPGA硬件加速平台包括CPU、GPU以及FPGA各一块以及一个软件平台，该平台通过CPU来控制GPU和FPGA进行硬件加速，FPGA和CPU均为固定型号芯片，面向深度学习算法验证的固化形态的FPGA硬件加速平台，其通用性局限性较大，也无法针对各型号FPGA实现基于真实目标的仿真和测试。

现有的以固定FPGA芯片为验证目标器件的硬件加速仿真技术其通用性受限较大，如果进行设计移植，则被测DUT状态发生更改，同时管脚分布、外部接口等也无法与设计保持一致，这就难以实现基于真实目标硬件加速仿真与测试。如果设计资源过高或者不匹配，这种硬件加速仿真形式难以开展，其验证效果实效性不足，无法满足FPGA测试验证发展需要。

发明内容

本发明解决的技术问题是：克服现有技术的不足，提出一种通用集成化FPGA嵌入式软件测试验证系统，解决了传统基于EDA软件仿真仿真速度过慢、效率低下、与实际测试存在差异性的问题，既可以实现FPGA产品硬件加速仿真验证与测试，也可以实现嵌入式处理器软件的测试验证，有效保证硬件加速测试验证的真实性，提升测试验证效率。

本发明解决技术的方案是：

一种通用集成化FPGA嵌入式软件测试验证系统，包括通用主控平台、测试目标子板、通用测试平台和PCIE高速总线；

当对测试目标子板进行虚拟测试时，将测试目标子板插在通用主控平台的顶部；通用主控平台通过PCIE高速总线与通用测试平台连接；

通用测试平台：通过PCIE高速总线将测试数据发送至通用主控平台进行存储；生成开始测试指令，并通过PCIE高速总线将开始测试指令发送至通用主控平台；生成测试结果调用指令，并将测试结果调用指令发送至通用主控平台；接收通用主控平台传来的测试结果；进行图形化显示；