[发明专利]自适应PAM4判决反馈均衡电路

说明书

本申请涉及一种自适应PAM4判决反馈均衡电路，包括判决反馈均衡主电路以及自适应电路，其中所述主电路包括加法器、第一判决器、第二判决器、第三判决器、第一延时单元组、第二延时单元组、第三延时单元组、译码器以及DSP系数表，自适应电路包括眼图监视模块以及自适应模块，所述自适应模块包括比较单元、延迟单元、系数调控单元。本申请中DSP技术代替了判决反馈均衡反馈环路中乘法器和加法器，还省去了前端电路ADC的设计，有效地降低了功耗和避免了ADC量化噪声对信号的影响。同时，眼图监视和自适应算法实现系数自动更新，拓宽了判决反馈均衡的应用场景。

技术领域

本申请涉及chilplet高速接口芯片设计技术领域，特别是涉及一种自适应PAM4判决反馈均衡电路。

背景技术

随着传输信息的速率不断提高，带宽问题日益突出。PAM4(4-level PulseAmplitude Modulation，四电平脉冲幅度调制)信号代替传统NRZ信号成为解决这一问题的有效方法之一。而且，摩尔定律的终结将增加对SerDes chiplet的需求和使用，以满足高效能运算处理器、高性能AI计算和物联网/无线边缘等应用对芯片功率和性能要求。在整个chiplet接口链路中，均衡技术对因chiplet互连信道导致的高频衰减信号进行有效地补偿，尤其是在拖尾比较严重的传输信道中，接收端均衡器显得尤为重要。

传统PAM4 DFE电路结构包括3判决器、3个延时单元和1个温度计译码器。传统的PAM4 DFE结构简单、电路复杂度低、功耗低，但是只能进行1抽头系数补偿，将极大地恶化了链路的传输质量和误码性能，不适用于严重拖尾的传输信道场合，同时，该电路结构未具备自适应功能，也无法针对信道特性变化而自动跟踪补偿，传统电路受到了极大的应用限制。

发明内容

基于此，有必要针对上述技术问题，提供一种自适应PAM4判决反馈均衡电路。所述电路包括：判决反馈均衡主电路以及自适应电路，其中所述主电路包括加法器、第一判决器、第二判决器、第三判决器、第一延时单元组、第二延时单元组、第三延时单元组、译码器以及DSP系数表，其中每个延时单元组各由i个延时单元串接构成，输入信号与加法器的输入连接，加法器的输出分别与第一判决器、第二判决器、第三判决器的输入连接，第一判决器、第二判决器、第三判决器的输出分别与第一延时单元组、第二延时单元组、第三延时单元组的输入连接，第一延时单元组、第二延时单元组、第三延时单元组的输出分别与译码器的输入连接，每个延时单元的输入各与一个抽头系数单元的输入连接，3i个抽头系数单元的输出与DSP系数表的输入连接，DSP系数表的输出与加法器的输入连接，输入信号与DSP系数表反馈信号经加法器后的合成信号x输入自适应电路，自适应电路的输出与DSP系数表连接，以调整DSP系数表中的抽头系数，其中i为大于1的整数。

在其中一个实施例中，所述第一判决器与第一延时单元组构成第一判决路径，所述第二判决器与第二延时单元组构成第二判决路径，所述第三判决器与第三延时单元组构成第三判决路径，所述第一判决路径、第二判决路径、第三判决路径中相同位置的3个延时单元对应的3个抽头系数单元采用相同的抽头系数。

在其中一个实施例中，DSP系数表用于存放抽头系数，以及实现判决信号和抽头系数的乘法和加法功能。