[发明专利]一种硬件仿真加速器的快速重启系统及其控制方法

说明书

本发明提供了一种硬件仿真加速器的快速重启系统及其控制方法，所述系统包括控制模块、门限监控模块、与非逻辑电路、第一MOS管、泄放回路及目标泄放电压模块，所述控制模块输出使能信号给所述目标泄放电压模块，所述控制模块和所述门限监控模块分别输出启动信号和电压监控信号给所述与非逻辑电路的两个信号输入端，所述与非逻辑电路的信号输出端与所述第一MOS管的栅极相连接，所述目标泄放电压模块与所述第一MOS管的源极相连接，所述泄放回路连接于所述第一MOS管的漏极和地之间。采用本发明的技术方案，可实现硬件仿真加速器的快速重启。

技术领域

本发明涉及仿真加速器领域，尤其涉及一种硬件仿真加速器的快速重启系统及其控制方法。

背景技术

现今电子线路、设计规模逐级增大，对大规模的硬件仿真器电路系统，板上储能器件(电容/电感)数目急剧增加，导致硬件仿真器系统中，主控芯片回路、控制级回路、整板电荷大量累积。因此，在仿真加速器系统关机时，下电时间(泄放电时间)Toff急剧增加，进而导致系统在关机--重启--关机所需的等待间隔时间增长，甚至达到10s、几十秒、几小时。

若是在放电不完全的情况下，极易导致硬件仿真加速器系统无法实现启动、关闭，造成系统自锁，必须等待长时间自泄放完毕后，才有可能恢复，此时间段可能会达到几分钟、几小时，甚至几天。

当前，多使用对各级电路，加入对应的上电延时电路、下电延时电路进行处理，但很难做到上电时间Ton与下电时间Toff的自动识别、独立控制、独立调节。此外，硬件仿真器电路系统，电源数目很多，过多的上/下电电路，会占用更多PCB面积，增加额外的消耗成本。

发明内容

本发明的目的是针对上述现有技术的硬件仿真加速器存在系统无法实现启动的缺陷，提供一种硬件仿真加速器的快速重启系统及其控制方法。

本发明实施例中，提出了一种硬件仿真加速器的快速重启系统，其包括控制模块、门限监控模块、与非逻辑电路、第一MOS管、泄放回路及目标泄放电压模块，所述控制模块输出使能信号给所述目标泄放电压模块，所述控制模块和所述门限监控模块分别输出启动信号和电压监控信号给所述与非逻辑电路的两个信号输入端，所述与非逻辑电路的信号输出端与所述第一MOS管的栅极相连接，所述目标泄放电压模块与所述第一MOS管的源极相连接，所述泄放回路连接于所述第一MOS管的漏极和地之间。

本发明实施例中，所述与非逻辑电路包括一与门和所述与门相连接的第二MOS管，所述第二MOS管的栅极与所述与门的输出端相连接，源极分别通过电阻R1和R2与硬件仿真加速器的系统稳态电压和所述第一MOS管的栅极相连接，漏极接地。

本发明实施例中，所述的硬件仿真加速器的快速重启系统，还包括一初始状态设置模块，用于在硬件仿真加速器启动前，将所述启动信号和所述电压监控信号的初始状态设置为高电平。

本发明实施例中，在硬件仿真加速器启动时，所述控制模块将所述启动信号设置为低电平，在启动时间3个RC时钟周期后，将所述启动信号设置为高电平。

本发明实施例中，在硬件仿真加速器启动时，所述控制模块将所述使能信号设置为低电平，在启动时间3个RC时钟周期后，所述控制模块将所述使能信号设置为高电平。

本发明实施例中，所述门限监控模块用于对系统最高供电电压进行监控，在硬件仿真加速器启动后，开始上电，在上电时，系统最高供电电压小于设定的门限值时，所述门限监控模块将所述电压监控信号设置低电平；上电完成后，系统最高供电电压大于设定的门限值，所述门限监控模块将所述电压监控信号设置为高电平。

本发明实施例中，所述目标泄放电压模块为仿真加速器的最低电压供电模块。

本发明实施例中，所述泄放回路的等效电阻小于3Ω。

本发明实施例中，还提供了一种上述的硬件仿真加速器的快速重启系统的控制方法，其包括：