[发明专利]一种基于FPGA的比特流快速采样装置及方法

说明书

本发明涉及数据采样技术领域，公开了一种基于FPGA的比特流快速采样装置及方法，装置包括状态采样模块、FIFO缓冲模块、单比特比较模块、移位排序模块和判断模块。通过FIFO缓冲模块、单比特比较模块、移位排序模块，把简单的移位代替加、减运算，把m位移位寄存器的指定位号的输出代替位比较输出，从而简化整个过采样过程，使得其在资源消耗及逻辑延时方面实现40%的降低，对FPGA进行复数同步、异步通讯提供了一种更高资源利用的方案。

技术领域

本发明涉及数据采样技术领域，尤其涉及一种基于FPGA的比特流快速采样装置及方法。

背景技术

在有线通讯领域中，设备与设备之间的数据交互，为了节省成本并提高可靠性，一般采用串行通讯的方式进行，把n位比特的待传输数据转换为n比特流的方式，进行串行数据收发。一般地，比特流的发送设备，根据一个由发送设备内部或外部提供的发送时钟的锁存边沿，把发送寄存器n位的二进制数据按特定位序移位至数据线上，并进行电平锁存；比特流的接收设备，根据一个由接收设备内部或外部提供的接收时钟的采样边沿，对数据线上的电平进行采样，并锁存至接收寄存器中。通过n个发送、接收时钟的锁存、采样边沿，完成n位比特流的数据发送和接收。若发送时钟与接收时钟为同一时钟源，则为同步通讯，若非同一时钟源，则为异步通讯。

为了加强通讯的可靠性，在接收设备上，通常会进行过采样的方法，在采样边沿的前、后增加m-1次采样，获得对1个位描述的m个数据，并对数据进行求和，与一个设定的阈值比较，满足比较范围时则认为该采样位的值为1或0，从而极大降低采样到的电平跳变引起的数据错误，从而提高了数据接收的可靠性。

现有过采样的方法，对同一位数据在采样边沿附近进行m次连续采样，把采样结果进行求差、求和计算，求得结果与设定的阈值进行比较，若大于阈值，则输出1，否则输出0，从而确定该位的值。

该过程的缺点在于，存在 位的差、和计算及位比较，对于FPGA来说则需采用多个查找表完成加、减法结果查找，当过采样次数m达到一定数量时，还会占用快速进位链资源，另外，需要多个查找表实现位比较器，资源成本较高。从状态采样到状态输出，至少经过5个模块才能完成一次采样滤波，具有一定的逻辑延时，对于高速率通讯形成一定的瓶颈作用。

发明内容

为解决上述技术问题，本公开实施例提供一种基于FPGA的比特流快速采样装置及方法，通过把简单的移位代替加、减运算，把m位移位锁存模块的指定位号的输出代替位比较输出，从而简化整个采样过程。

根据本公开实施例的第一方面，提供一种基于FPGA的比特流快速采样装置，所述装置包括：

状态采样模块，用于对比特流的单个位进行m次状态采样，获得对该单个位描述的m个状态数据，并将状态数据分别输出到FIFO缓冲模块和单比特比较模块，其中m为大于1的整数；

FIFO缓冲模块，用于暂存对单个位描述的m个状态数据，每获得一个状态数据，将FIFO缓冲模块的数据左移一位，FIFO缓冲模块的最高位数据移出至单比特比较模块中，该状态数据移入至FIFO缓冲模块的最低位；

单比特比较模块，用于接收FIFO缓冲模块在本次状态采样中移出的最高位数据以及本次状态采样的状态数据，并对二者进行比较同时输出移位控制信号；移位控制信号为保持信号、左移信号或者右移信号的其中一种；

移位排序模块，用于接收单比特比较模块输出的移位控制信号，并对包含在其内部的m位移位寄存器进行相应的移位操作；当接收到的移位控制信号为保持信号时，m位移位寄存器不移位；当接收到的移位控制信号为左移信号时，m位移位寄存器左移1位且最低位补有效状态；当接收到的移位控制信号为右移信号时，m位移位寄存器右移1位且最高位补非有效状态，所述有效状态和非有效状态为取非逻辑关系，当有效状态为“0”时，非有效状态为“非0”，当有效状态为“非0”时，非有效状态为“0”；