[发明专利]一种低静态电流NMOS型全集成LDO电路

权利要求书

1.一种低静态电流NMOS型全集成LDO电路，包括误差放大器电路、自适应偏置电流源电路、作为功率传输管的NMOS管N5、作为负载电阻的电阻R1和R2、频率补偿电路、上过冲检测电路和下过冲检测电路，其特征在于：所述上过冲检测电路自适应控制NMOS管N6的开启与关闭，所述下过冲检测电路自适应控制PMOS管P5的开启与关闭；其中，误差放大器电路的工作电压为2.5～5V，NMOS管N5的供电电压为1.25～1.6V；

所述上过冲检测电路被配置为在检测到发生上过冲时打开NMOS管N6，以向误差放大器电路提供额外的偏置电流，当输出上过冲电压恢复到接近稳态值时关闭NMOS管N6；

所述下过冲检测电路被配置为在检测到发生下过冲时打开PMOS管P5，并通过NMOS管N7～N8构成的电流镜向误差放大器电路提供额外的偏置电流，当输出下过冲电压恢复到接近稳态值时关闭PMOS管P5；

所述NMOS管N5的漏极分别电性连接到电压源VDD1和下过冲检测电路的第一输入端，源极分别电性连接到电阻R1的一端、上过冲检测电路的第一输入端和下过冲检测电路的第二输入端并作为LDO电路的输出电源端VP，所述电阻R1的另一端分别电性连接到电阻R2的一端、上过冲检测电路的第二输入端和偏置电压源VB；

所述电阻R2的另一端接地；

所述下过冲检测电路包括PMOS管P8、PMOS管P9、NMOS管N11和偏置电流源IB3；

所述PMOS管P8的源极电性连接到电压源VDD1，栅极电性连接到输出电源端VP，漏极分别电性连接到PMOS管P9的栅极和NMOS管N11的栅极并经偏置电流源IB3接地；

所述PMOS管P9的源极电性连接到电压源VDD2，漏极分别电性连接到PMOS管P5的栅极和NMOS管N11的漏极；

所述NMOS管N11的源极接地。

2.根据权利要求1所述的低静态电流NMOS型全集成LDO电路，其特征在于：所述误差放大器电路选用套筒式共源共栅结构，包括NMOS管N1～N4、PMOS管P1～P4和偏置电流源IB1，其中，

所述PMOS管P1的源极电性连接到电压源VDD2，栅极分别电性连接到PMOS管P2的栅极、PMOS管P3的漏极和NMOS管N3的漏极，漏极电性连接到PMOS管P3的源极；

所述PMOS管P2的源极电性连接到电压源VDD2，漏极电性连接到PMOS管P4的源极；

所述PMOS管P3的栅极分别电性连接到偏置电压源VB2和PMOS管P4的栅极；

所述PMOS管P4的漏极分别电性连接到NMOS管N5的栅极和NMOS管N4的漏极；

所述NMOS管N3的栅极分别电性连接到偏置电压源VB1和NMOS管N4的栅极，源极电性连接到NMOS管N1的漏极；

所述NMOS管N4的源极电性连接到NMOS管N2的漏极；

所述NMOS管N1的栅极电性连接到参考电压源VR，源极分别电性连接到NMOS管N2的源极和经偏置电流源IB1接地；

所述NMOS管N2的栅极电性连接到输出电源端VP。

3.根据权利要求1所述的低静态电流NMOS型全集成LDO电路，其特征在于：所述自适应偏置电流源电路包括NMOS管N6～N8和PMOS管P5，其中，

所述PMOS管P5的源极电性连接到电压源VDD2，栅极电性连接到下过冲检测电路的输出端，漏极分别电性连接到NMOS管N7的栅极、漏极和NMOS管N8的栅极；

所述NMOS管N6的源极接地，栅极电性连接到上过冲检测电路的输出端，漏极分别电性连接到NMOS管N1的源极和NMOS管N2的源极；

所述NMOS管N7的源极接地；

所述NMOS管N8的源极接地，漏极电性连接到NMOS管N6的漏极。