[发明专利]基于FPGA的百兆光物理层及其装置

说明书

本申请提供基于FPGA的百兆光物理层及其装置。物理层包括物理编码子层和物理介质附着子层。物理编码子层包括位宽编码器、并‑串转换模块、串‑并转换模块、位宽解码器和载波侦测模块，位宽编码器耦合到介质独立接口和并‑串转换模块，位宽解码器耦合到介质独立接口和串‑并转换模块，载波侦测模块耦合到介质独立接口、位宽编码器和位宽解码器。物理介质附着子层包括不归零就反向编码器、不归零就反向解码器、连接控制器、数据恢复模块和载波检测模块，不归零就反向编码器耦合到并‑串转换模块，连接控制器耦合到载波侦测模块，不归零就反向解码器耦合到串‑并转换模块、载波检测模块和数据恢复模块，数据恢复模块耦合到物理介质相关子层服务接口。

技术领域

本申请涉及一种FPGA技术领域，更涉及一种基于FPGA的百兆光物理层及其装置。

背景技术

随着网络技术的快速发展，自IEEE宣布IEEE 802.3u 100base_fx_phy(百兆光物理层)快速以太网(Fast Ethernet)标准以来，快速以太网技术在各个领域得到了巨大的应用。时至今日，千兆网络甚至万兆网络都已经展开应用，在某些工业应用领域，通信带宽要求不高，快速以太网仍受到众多客户的青睐。以前使用快速以太网技术实现的100base_fx_phy的方法主要是ASIC(专用集成电路)芯片，通过设计专用的集成电路的方式来实现100base_fx_phy的功能。这种实现方式研发投入大，应用到产品上还需要单独外挂ASIC芯片，增加了PCB(印刷电路板)设计的复杂度，同时也增加了整体产品的成本。如果客户的项目需要多颗ASIC的百兆光物理层来实现产品的功能，多颗ASIC都需要单独进行供电，就会造成产品功耗偏大。传统的技术方案具有以下不足：

1、实现成本较高。

设计专用的百兆PHY ASIC芯片，研发成本高，此外还有流片环节、生产环节、封装测试等环节的高成本。

2、应用成本较高。

举例说明，某厂商开发一种16路百兆以太网的中继器，使用FPGA进行信号的分发处理，如果使用AISC的百兆PHY芯片，那么需要购买16个AISC芯片进行外围电路的设计。

3、PCB设计时复杂度高。

举例说明，某厂商开发一种16路百兆以太网的中继器，使用FPGA进行信号的分发处理，如果使用AISC的百兆PHY芯片，那么需要16个AISC芯片进行外围电路的设计，在一定面积上，PCB设计的难度较大。

4、整体功耗高。

举例说明，某厂商开发一种16路百兆以太网的中继器，使用FPGA进行信号的分发处理，如果使用AISC的百兆PHY芯片，那么需要16个AISC芯片进行外围电路的设计，在该板上，需要为16个ASIC和一颗FPGA进行供电，整体功耗较大。

发明内容

本申请的目的在于提供一种基于FPGA的百兆光物理层及其装置，节省了使用外挂ASIC的成本，降低了PCB设计的复杂度，降低了用户产品的整体功耗。

本申请公开了一种基于FPGA的百兆光物理层，包括：

耦合到介质独立接口的物理编码子层，所述物理编码子层包括位宽编码器、并-串转换模块、串-并转换模块、位宽解码器和载波侦测模块，其中，所述位宽编码器耦合到所述介质独立接口和所述并-串转换模块，所述位宽解码器耦合到所述介质独立接口和所述串-并转换模块，所述载波侦测模块耦合到所述介质独立接口、位宽编码器和位宽解码器；和

耦合到物理介质相关子层服务接口的物理介质附着子层，所述物理介质附着子层包括不归零就反向编码器、不归零就反向解码器、连接控制器、数据恢复模块和载波检测模块，其中，所述不归零就反向编码器耦合到所述并-串转换模块，所述连接控制器耦合到所述载波侦测模块，所述不归零就反向解码器耦合到所述串-并转换模块、载波检测模块和数据恢复模块，所述数据恢复模块耦合到所述物理介质相关子层服务接口。